JP2734234B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2734234B2 JP2734234B2 JP3188523A JP18852391A JP2734234B2 JP 2734234 B2 JP2734234 B2 JP 2734234B2 JP 3188523 A JP3188523 A JP 3188523A JP 18852391 A JP18852391 A JP 18852391A JP 2734234 B2 JP2734234 B2 JP 2734234B2
- Authority
- JP
- Japan
- Prior art keywords
- soft error
- register
- pseudo
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
に制御記憶のソフトエラー疑似障害発生機構に関する。
に制御記憶のソフトエラー疑似障害発生機構に関する。
【０００２】
【従来の技術】一般的にメモリの障害としてはα線等の
通過によるソフトエラーとハードウェア障害との２種の
タイプの障害が存在し、ソフトエラーはハードウェア自
体の障害と異なり、新めてメモリへデータを書き込むこ
とにより正常な動作を行なえる。上述のソフトエラーに
よる障害時、障害処理部においては障害処理ファームウ
ェア（あるいはソフトウェア）によりメモリへのデータ
の両書き込み後のリトライ等を行なうことが一般的に行
なわれている。従来この種の情報処理装置においては、
ソフトエラー時の障害処理ファームウェア（あるいはソ
フトウェア）による情報処理のリトライにおいて期待さ
れる動作を検証するため種々の設定条件成立により疑似
的に制御記憶のソフトエラーを発生させる環境が存在し
なかった。
通過によるソフトエラーとハードウェア障害との２種の
タイプの障害が存在し、ソフトエラーはハードウェア自
体の障害と異なり、新めてメモリへデータを書き込むこ
とにより正常な動作を行なえる。上述のソフトエラーに
よる障害時、障害処理部においては障害処理ファームウ
ェア（あるいはソフトウェア）によりメモリへのデータ
の両書き込み後のリトライ等を行なうことが一般的に行
なわれている。従来この種の情報処理装置においては、
ソフトエラー時の障害処理ファームウェア（あるいはソ
フトウェア）による情報処理のリトライにおいて期待さ
れる動作を検証するため種々の設定条件成立により疑似
的に制御記憶のソフトエラーを発生させる環境が存在し
なかった。
【０００３】
【発明が解決しようとする課題】上述したように従来の
情報処理装置においてはソフトエラーの時の障害処理フ
ァームウェア（あるいはソフトウェア）による情報処理
のリトライにおいて期待される動作を検証するため、種
々の設定条件の成立により疑似的に制御記憶のソフトエ
ラーを発生させる環境が存在しないためソフトエラー発
生時の障害処理ファームウェア（あるいはソフトウェ
ア）の動作がソフトエラーを発生せしめた環境によって
処理が異なるような場合ソフトエラーを発生した環境に
応じて期待された動作が行なわれているか否かの明確な
検証が困難であるという欠点がある。
情報処理装置においてはソフトエラーの時の障害処理フ
ァームウェア（あるいはソフトウェア）による情報処理
のリトライにおいて期待される動作を検証するため、種
々の設定条件の成立により疑似的に制御記憶のソフトエ
ラーを発生させる環境が存在しないためソフトエラー発
生時の障害処理ファームウェア（あるいはソフトウェ
ア）の動作がソフトエラーを発生せしめた環境によって
処理が異なるような場合ソフトエラーを発生した環境に
応じて期待された動作が行なわれているか否かの明確な
検証が困難であるという欠点がある。
【０００４】
【課題を解決するための手段】本発明の情報処理装置
は、命令の処理等を行なうファームウェアを保持する制
御記憶と、該制御記憶の障害を検出する手段と、前記制
御記憶の生涯時に障害の処理を行なう障害の処理ファー
ムウェア（あるいはソフトウェア）を有する情報処理装
置であって、該装置の動作するマシンサイクル（以後ク
ロック）とカウントするカウント手段と、前記障害処理
ファームウェアの制御によって設定可能な、前記制御記
憶の疑似ソフトエラー発生指示手段と、前記疑似ソフト
エラーを発生させたいクロック数を保持する手段と、前
記クロックのカウント手段の出力と前記疑似ソフトエラ
ーを発生させたい、クロック数を保持する手段の出力を
比較する手段とを有する。
は、命令の処理等を行なうファームウェアを保持する制
御記憶と、該制御記憶の障害を検出する手段と、前記制
御記憶の生涯時に障害の処理を行なう障害の処理ファー
ムウェア（あるいはソフトウェア）を有する情報処理装
置であって、該装置の動作するマシンサイクル（以後ク
ロック）とカウントするカウント手段と、前記障害処理
ファームウェアの制御によって設定可能な、前記制御記
憶の疑似ソフトエラー発生指示手段と、前記疑似ソフト
エラーを発生させたいクロック数を保持する手段と、前
記クロックのカウント手段の出力と前記疑似ソフトエラ
ーを発生させたい、クロック数を保持する手段の出力を
比較する手段とを有する。
【０００５】本発明の他の情報処理装置は、請求項１記
載の情報処理装置においてメモリへのリクエスト数をカ
ウント手段と、前記障害手段ファームウェアの制御によ
って設定可能な、前記制御記憶の疑似ソフトエラー発生
指示手段と、前記疑似ソフトエラーを発生させたいメモ
リリクエスト数を保持する手段と、前記メモリリクエス
トのカウント手段の出力と前記疑似ソフトエラーを発生
させたいメモリリクエスト数を保持する手段の出力を比
較する手段とを有する。
載の情報処理装置においてメモリへのリクエスト数をカ
ウント手段と、前記障害手段ファームウェアの制御によ
って設定可能な、前記制御記憶の疑似ソフトエラー発生
指示手段と、前記疑似ソフトエラーを発生させたいメモ
リリクエスト数を保持する手段と、前記メモリリクエス
トのカウント手段の出力と前記疑似ソフトエラーを発生
させたいメモリリクエスト数を保持する手段の出力を比
較する手段とを有する。
【０００６】更に本発明の他の情報処理装置は、請求項
１記載の情報処理装置において、前記障害処理ファーム
ウェアの制御によって設定可能な、前記制御記憶の疑似
ソフトエラーを発生させたい、前記制御記憶の索引アド
レスを保持する擬障アドレス保持手段と、前記制御記憶
の索引アドレスと前記擬障アドレス保持手段の出力を比
較する第１の比較手段と、該比較結果をカウントするカ
ウント手段と、前記障害処理ファームウェアの制御によ
って設定可能な疑似ソフトエラーを発生させたい前記障
害処理カウント回数を保持する手段と、前記カウント手
段の出力と前記カウント回数を保持する手段の出力を比
較する第２の比較手段とを有する。
１記載の情報処理装置において、前記障害処理ファーム
ウェアの制御によって設定可能な、前記制御記憶の疑似
ソフトエラーを発生させたい、前記制御記憶の索引アド
レスを保持する擬障アドレス保持手段と、前記制御記憶
の索引アドレスと前記擬障アドレス保持手段の出力を比
較する第１の比較手段と、該比較結果をカウントするカ
ウント手段と、前記障害処理ファームウェアの制御によ
って設定可能な疑似ソフトエラーを発生させたい前記障
害処理カウント回数を保持する手段と、前記カウント手
段の出力と前記カウント回数を保持する手段の出力を比
較する第２の比較手段とを有する。
【０００７】更に又、本発明の他の情報処理装置は、請
求項３記載の情報処理において、前記障害処理ファーム
ウェアの制御によって設定可能な、前記制御記憶の擬似
ソフトエラーを発生させたい命令コードを保持する擬障
命令コード保持手段と、実行しようとする命令コードと
前記擬障命令コード保持手段の出力を比較する第１の比
較手段とを有している。
求項３記載の情報処理において、前記障害処理ファーム
ウェアの制御によって設定可能な、前記制御記憶の擬似
ソフトエラーを発生させたい命令コードを保持する擬障
命令コード保持手段と、実行しようとする命令コードと
前記擬障命令コード保持手段の出力を比較する第１の比
較手段とを有している。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例である情報処理装置を
示す。図１において、本発明の第１の実施例は命令の処
理等を行なうファームウェアを保持する制御記憶２と制
御記憶２の障害を検出する障害検出回路５と、制御記憶
２の障害時に障害の処理を行なう障害処理ファームウェ
ア（あるいはソフトウェア）を有する情報処理装置で、
装置の動作するマシンサイクル（以後クロック）をカウ
ントするカウンタ２１と、障害処理ファームウェアの制
御によって設定可能な制御記憶３の疑似ソフトエラーの
発生を指示する指示とフラグレジスタ１１と、疑似ソフ
トエラーを発生させたいクロック数を保持するレジスタ
１６とクロックのカウンタ２１の出力とレジスタ１６の
出力を比較する一枚検出コンパレータ１８と含む。
る。図１は本発明の第１の実施例である情報処理装置を
示す。図１において、本発明の第１の実施例は命令の処
理等を行なうファームウェアを保持する制御記憶２と制
御記憶２の障害を検出する障害検出回路５と、制御記憶
２の障害時に障害の処理を行なう障害処理ファームウェ
ア（あるいはソフトウェア）を有する情報処理装置で、
装置の動作するマシンサイクル（以後クロック）をカウ
ントするカウンタ２１と、障害処理ファームウェアの制
御によって設定可能な制御記憶３の疑似ソフトエラーの
発生を指示する指示とフラグレジスタ１１と、疑似ソフ
トエラーを発生させたいクロック数を保持するレジスタ
１６とクロックのカウンタ２１の出力とレジスタ１６の
出力を比較する一枚検出コンパレータ１８と含む。
【０００９】まず始めに障害処理部の指示によって疑似
ソフトエラーの発生を指示する指示フラグレジスタ１１
を“１”に又疑似ソフトエラーを発生させたいクロック
数をレジスタ１６にセットする（通常スキャンイン等に
より設定される。）次に他の初期設定等が終了し動作が
開始されるレジスタ１４は初期設定では０クリアされて
おり以後クロックが入力されるためにレジスタ１４の値
＋１を行なう＋１カウンタ２１の出力をセットする。つ
まりレジスタ１４はクロックアップのたびに保持する内
容が＋１される。仮にここでレジスタ１６にセットされ
た疑似ソフトエラーを起こしたいクロック数が００１０
であったとすると、第１サイクル目はレジスタ１４の初
期設定値が００００であるためＡＬＵ２１の出力は００
０１となり、コンパレータ１８は不一致であるため０を
出力し疑似ソフトエラーは発生しない。次に第２サイク
ルにおいてはレジスタ１４の値は０００１であるためＡ
ＬＵ２１の出力は００１０となりコンパレータ１８は一
致によって“１”を出力する。又該出力は信号線２０を
介してＡＮＤゲート１９はレジスタ１１が“１”に設定
されているため“１”を出力しレジスタ４は“１”にセ
ットされレジスタ１１は“０”にリセットされる。この
時第２サイクルによってレジスタ１〜セットされた制御
記憶２のアドレスにより索引された制御記憶２の内容が
レジスタ３に入力される。
ソフトエラーの発生を指示する指示フラグレジスタ１１
を“１”に又疑似ソフトエラーを発生させたいクロック
数をレジスタ１６にセットする（通常スキャンイン等に
より設定される。）次に他の初期設定等が終了し動作が
開始されるレジスタ１４は初期設定では０クリアされて
おり以後クロックが入力されるためにレジスタ１４の値
＋１を行なう＋１カウンタ２１の出力をセットする。つ
まりレジスタ１４はクロックアップのたびに保持する内
容が＋１される。仮にここでレジスタ１６にセットされ
た疑似ソフトエラーを起こしたいクロック数が００１０
であったとすると、第１サイクル目はレジスタ１４の初
期設定値が００００であるためＡＬＵ２１の出力は００
０１となり、コンパレータ１８は不一致であるため０を
出力し疑似ソフトエラーは発生しない。次に第２サイク
ルにおいてはレジスタ１４の値は０００１であるためＡ
ＬＵ２１の出力は００１０となりコンパレータ１８は一
致によって“１”を出力する。又該出力は信号線２０を
介してＡＮＤゲート１９はレジスタ１１が“１”に設定
されているため“１”を出力しレジスタ４は“１”にセ
ットされレジスタ１１は“０”にリセットされる。この
時第２サイクルによってレジスタ１〜セットされた制御
記憶２のアドレスにより索引された制御記憶２の内容が
レジスタ３に入力される。
【００１０】次にレジスタ４の出力“１”は信号線９を
介して障害検出回路５へ入力される。又同一タイミング
でレジスタ３の内容が信号線１０を介して障害検出回路
５へ入力される。図２に例外検出回路の構成例を示して
いる。ここで本実施例では制御記憶２の障害はレジスタ
３の出力のパリティチェックにより行なっているものと
し、該パリティチェックは偶数パリティ方式をとってい
るものとすると本発明においては信号線９によって入力
されたレジスタ４の内容を信号線１０によって入力され
たレジスタ３の内容に付与されＥＸＯＲ回路３５に入力
される。ここでＥＸＯＲ回路３５はレジスタ４の内容が
１であるため出力は“１”となり障害を信号線３６を介
して処宮処理部へ通知する。又前述のとおりレジスタ１
１はＡＮＤゲート１９の出力が“１”となった時に
“０”にリセットされているため、以降レジスタ１１へ
“１”を再設定しないかぎり擬似ソフトエラーを発生す
る環境を作っている。
介して障害検出回路５へ入力される。又同一タイミング
でレジスタ３の内容が信号線１０を介して障害検出回路
５へ入力される。図２に例外検出回路の構成例を示して
いる。ここで本実施例では制御記憶２の障害はレジスタ
３の出力のパリティチェックにより行なっているものと
し、該パリティチェックは偶数パリティ方式をとってい
るものとすると本発明においては信号線９によって入力
されたレジスタ４の内容を信号線１０によって入力され
たレジスタ３の内容に付与されＥＸＯＲ回路３５に入力
される。ここでＥＸＯＲ回路３５はレジスタ４の内容が
１であるため出力は“１”となり障害を信号線３６を介
して処宮処理部へ通知する。又前述のとおりレジスタ１
１はＡＮＤゲート１９の出力が“１”となった時に
“０”にリセットされているため、以降レジスタ１１へ
“１”を再設定しないかぎり擬似ソフトエラーを発生す
る環境を作っている。
【００１１】このように本発明の第１の実施例である情
報処理装置においてはクロック数をカウントするカウン
タと、事前に擬似ソフトエラーを発生させたいクロック
数を設定するレジスタとの比較により、前述の比較結果
の一致時に擬似的にソフトエラーを発生させる環境を提
供し得る効果がある。
報処理装置においてはクロック数をカウントするカウン
タと、事前に擬似ソフトエラーを発生させたいクロック
数を設定するレジスタとの比較により、前述の比較結果
の一致時に擬似的にソフトエラーを発生させる環境を提
供し得る効果がある。
【００１２】次に図３は本発明の第２の実施例である情
報処理装置を示す。図３において、本発明の第２の実施
例はメモリへのリクエスト数をカウントするカウンタ２
１と、障害処理ファームウェアの制御によって設定可能
な制御記憶２の疑似ソフトエラーの発生を指示する指示
フラグレジスタ１１と疑似ソフトエラーを発生させたい
メモリリクエスト数を保持するフラグレジスタ１６と、
メモリリクエストのカウンタ２１の出力と疑似ソフトエ
ラーを発生させたいメモリリクエスト数を保持するフラ
グレジスタ１６の出力を比較する一致検出コンパレータ
１８とを含む。
報処理装置を示す。図３において、本発明の第２の実施
例はメモリへのリクエスト数をカウントするカウンタ２
１と、障害処理ファームウェアの制御によって設定可能
な制御記憶２の疑似ソフトエラーの発生を指示する指示
フラグレジスタ１１と疑似ソフトエラーを発生させたい
メモリリクエスト数を保持するフラグレジスタ１６と、
メモリリクエストのカウンタ２１の出力と疑似ソフトエ
ラーを発生させたいメモリリクエスト数を保持するフラ
グレジスタ１６の出力を比較する一致検出コンパレータ
１８とを含む。
【００１３】まず、初めに障害処理部の指示によって疑
似ソフトエラーの発生を指示する指示フラグレジスタ１
１を“１”に又疑似ソフトエラーを発生させたいメモリ
へのリクエスト数をレジスタ１６にセットする（通常ス
キャンイン等により設定される。）次に他の初期設定等
が終了し動作が開始される。レジスタ１４は初期設定で
は０クリアされたおりメモリリクエストがあるたびにＡ
ＬＵ２１により＋１されていく。従ってあらかじめ設定
しておいたレジスタ１６の内容とメモリリクエスト回数
がとうたつするとＡＬＵ２１の出力とレジスタ１６の出
力が一致することになり一致検出コンパレータ１８は
“１”を出力する。以後の動作は前述の第１の実施例と
同様となる。
似ソフトエラーの発生を指示する指示フラグレジスタ１
１を“１”に又疑似ソフトエラーを発生させたいメモリ
へのリクエスト数をレジスタ１６にセットする（通常ス
キャンイン等により設定される。）次に他の初期設定等
が終了し動作が開始される。レジスタ１４は初期設定で
は０クリアされたおりメモリリクエストがあるたびにＡ
ＬＵ２１により＋１されていく。従ってあらかじめ設定
しておいたレジスタ１６の内容とメモリリクエスト回数
がとうたつするとＡＬＵ２１の出力とレジスタ１６の出
力が一致することになり一致検出コンパレータ１８は
“１”を出力する。以後の動作は前述の第１の実施例と
同様となる。
【００１４】第２の実施例である情報処理装置において
は、メモリへのリクエスト回数をカウントするカウンタ
と、事前に疑似ソフトエラーを発生させたいメモリリク
エスト回数を設定するレジスタとの比較により、前述の
比較結果の一致時に疑似的にソフトエラーを発生させる
環境を提供し得る効果がある。
は、メモリへのリクエスト回数をカウントするカウンタ
と、事前に疑似ソフトエラーを発生させたいメモリリク
エスト回数を設定するレジスタとの比較により、前述の
比較結果の一致時に疑似的にソフトエラーを発生させる
環境を提供し得る効果がある。
【００１５】次に図４は本発明の第３の実施例である情
報処理装置を示す。図４において本発明の第３の実施例
は障害処理ファームウェアの制御によって設定可能な制
御記憶の疑似ソフトエラーを発生させたい制御記憶２の
索引アドレスを保持する擬障アドレスレジスタ２７と、
制御記憶２の索引アドレスと擬障アドレス保持レジスタ
の出力を比較するコンパレータ２６と比較結果をカウン
トするカウンタ２１と、障害処理ファームウェアの制御
によって設定可能な、擬似ソフトエラーを発生させたい
比較結果カウント回数を保持するレジスタと、カウンタ
２１の出力とカウント回数を保持するレジスタの出力を
比較するコンパレータ１８とを有する。
報処理装置を示す。図４において本発明の第３の実施例
は障害処理ファームウェアの制御によって設定可能な制
御記憶の疑似ソフトエラーを発生させたい制御記憶２の
索引アドレスを保持する擬障アドレスレジスタ２７と、
制御記憶２の索引アドレスと擬障アドレス保持レジスタ
の出力を比較するコンパレータ２６と比較結果をカウン
トするカウンタ２１と、障害処理ファームウェアの制御
によって設定可能な、擬似ソフトエラーを発生させたい
比較結果カウント回数を保持するレジスタと、カウンタ
２１の出力とカウント回数を保持するレジスタの出力を
比較するコンパレータ１８とを有する。
【００１６】まず初めに障害処理部の指示により疑似ソ
フトエラーの発生指示を行なう指示フラグレジスタ１１
を“１”に又疑似ソフトエラーを発生させたい制御記憶
２の索引アドレスをレジスタ１に、レジスタ１にセット
されたアドレスと実際の動作で制御記憶２を索引したア
ドレスが一致した回数が何回になったかによって疑似ソ
フトエラーを発見させるための疑似ソフトエラー発生を
おこさせるべき一致回数をセットするレジスタ１６が設
定される（通常はスキャンイン等によって設定され
る。）次に他の初期設定等が終了し動作が開始されるレ
ジスタ１４は初期設定では０クリアされており、レジス
タ１に入力された制御記憶２の索引アドレスと事前に設
定されたレジュタ２７の内容が一致した場合にカウント
アップされる。従って前記アドレスの一致回数があらか
じめ設定されたレジスタ１６の内容と一致するとコンパ
レータ１８は“１”を出力する。以後の動作は前述の第
１の実施例と同様となる。
フトエラーの発生指示を行なう指示フラグレジスタ１１
を“１”に又疑似ソフトエラーを発生させたい制御記憶
２の索引アドレスをレジスタ１に、レジスタ１にセット
されたアドレスと実際の動作で制御記憶２を索引したア
ドレスが一致した回数が何回になったかによって疑似ソ
フトエラーを発見させるための疑似ソフトエラー発生を
おこさせるべき一致回数をセットするレジスタ１６が設
定される（通常はスキャンイン等によって設定され
る。）次に他の初期設定等が終了し動作が開始されるレ
ジスタ１４は初期設定では０クリアされており、レジス
タ１に入力された制御記憶２の索引アドレスと事前に設
定されたレジュタ２７の内容が一致した場合にカウント
アップされる。従って前記アドレスの一致回数があらか
じめ設定されたレジスタ１６の内容と一致するとコンパ
レータ１８は“１”を出力する。以後の動作は前述の第
１の実施例と同様となる。
【００１７】第３の実施例である情報処理装置において
は、制御記憶索引アドレスと、事前に疑似ソフトエラー
を発生させたい制御記憶アドレスを設定するレジスタと
を比較し該比較結果の一致をカウントするカウンタと、
疑似的ソフトエラー発生のタイミングを上記索引アドレ
スの一致回数によって発生させるための指定回数をレジ
ストするレジスタとの比較によって、該比較結果の一致
によって疑似的にソフトエラーと発生させる環境を提供
し得る効果がある。
は、制御記憶索引アドレスと、事前に疑似ソフトエラー
を発生させたい制御記憶アドレスを設定するレジスタと
を比較し該比較結果の一致をカウントするカウンタと、
疑似的ソフトエラー発生のタイミングを上記索引アドレ
スの一致回数によって発生させるための指定回数をレジ
ストするレジスタとの比較によって、該比較結果の一致
によって疑似的にソフトエラーと発生させる環境を提供
し得る効果がある。
【００１８】次に図５は本発明の第３の実施例である情
報処理装置を示す。図５において、本発明の第３の実施
例は障害処理ファームウェアの制御によって設定可能
な、前記制御記憶の疑似ソフトエラーを発生させたい命
令コードを保持する擬障命令コードレジスタ３３と実行
しようとする命令コードと前記擬障命令コード保持手段
の出力を比較するコンパレータ１８と含む。
報処理装置を示す。図５において、本発明の第３の実施
例は障害処理ファームウェアの制御によって設定可能
な、前記制御記憶の疑似ソフトエラーを発生させたい命
令コードを保持する擬障命令コードレジスタ３３と実行
しようとする命令コードと前記擬障命令コード保持手段
の出力を比較するコンパレータ１８と含む。
【００１９】まず初めに障害処理図の指示により疑似ソ
フトエラーの発生指示を行なう指示フラグレジスタ１１
を“１”に又疑似ソフトエラーを発生させたい命令の命
令コードをレジスタ３３に、レジスタ３３にセットされ
た命令コードと命令の第１ｓｔｅｐのみ命令コードが設
定されるレジスタ３２の出力の比較を行ない該比較結果
の一致回数が何回になったかによって疑似ソフトエラー
を発生させるための疑似ソフトエラーを発生させるため
の疑似ソフトエラーをおこさせるべき前記一致回数をセ
ットするレジスタ１６が設定される（通常はスキャンイ
ン等によって設定される）。次に他の初期設定等が終了
し動作が開始される。レジスタ１４は初期設定では０ク
リアされており、レジスタ３２に入力された命令コード
と事前に設定されたレジスタの内容が一致した場合にカ
ウントアップされた。従って前記アドレスの一致回数が
あらかじめの設定されたレジスタ１６の内容と一致する
とコンパレータ１８は“１”を出力する。以後の動作は
前述の第１の実施例と同様となる。
フトエラーの発生指示を行なう指示フラグレジスタ１１
を“１”に又疑似ソフトエラーを発生させたい命令の命
令コードをレジスタ３３に、レジスタ３３にセットされ
た命令コードと命令の第１ｓｔｅｐのみ命令コードが設
定されるレジスタ３２の出力の比較を行ない該比較結果
の一致回数が何回になったかによって疑似ソフトエラー
を発生させるための疑似ソフトエラーを発生させるため
の疑似ソフトエラーをおこさせるべき前記一致回数をセ
ットするレジスタ１６が設定される（通常はスキャンイ
ン等によって設定される）。次に他の初期設定等が終了
し動作が開始される。レジスタ１４は初期設定では０ク
リアされており、レジスタ３２に入力された命令コード
と事前に設定されたレジスタの内容が一致した場合にカ
ウントアップされた。従って前記アドレスの一致回数が
あらかじめの設定されたレジスタ１６の内容と一致する
とコンパレータ１８は“１”を出力する。以後の動作は
前述の第１の実施例と同様となる。
【００２０】本発明の第４の実施例である情報処理装置
においては、実行される命令の命令コードと、事前に疑
似ソフトエラーを発生させたい命令の命令コードを設定
するレジスタを比較し、該比較結果の一致をカウントす
るカウンタと、疑似的ソフトエラー発生のタイミングを
上記命令コードの一致回数によって発生せしめるための
指定回数をレジストするレジスタとの比較によって、該
比較結果の一致により、疑似的にソフトエラーを発生さ
せる環境を提供し得る効果がある。
においては、実行される命令の命令コードと、事前に疑
似ソフトエラーを発生させたい命令の命令コードを設定
するレジスタを比較し、該比較結果の一致をカウントす
るカウンタと、疑似的ソフトエラー発生のタイミングを
上記命令コードの一致回数によって発生せしめるための
指定回数をレジストするレジスタとの比較によって、該
比較結果の一致により、疑似的にソフトエラーを発生さ
せる環境を提供し得る効果がある。
【００２１】
【発明の効果】以上説明したように本発明の情報処理装
置においては、種々の環境に応じ、ソフトエラー障害処
理時の照合処理ファームウェア（あるいはソフトウェ
ア）の動作を明確に検証することが可能となる効果があ
る。
置においては、種々の環境に応じ、ソフトエラー障害処
理時の照合処理ファームウェア（あるいはソフトウェ
ア）の動作を明確に検証することが可能となる効果があ
る。
【図１】本発明の第１の実施例を示す図である。
【図２】障害検出回路５の構成を示す図である。
【図３】本発明の第２の実施例を示す図である。
【図４】本発明の第３の実施例を示す図である。
【図５】本発明の第４の実施例を示す図である。
１，３，４，１１，１４，１６，２７，３２，３３
レジスタ ２ 制御記憶 ５ 障害検出回路 ６，７，８，９，１０，１２，１３，１５，１７，２
０，２２，２３，２４，２５，２８，３０，３１，３
４，３６ 信号線 １８，２６，２９ 一致検出コンパレータ １９ ＡＮＤゲート ２１ ＋１カウンタ ３５ ＥＸＯＲ回路
レジスタ ２ 制御記憶 ５ 障害検出回路 ６，７，８，９，１０，１２，１３，１５，１７，２
０，２２，２３，２４，２５，２８，３０，３１，３
４，３６ 信号線 １８，２６，２９ 一致検出コンパレータ １９ ＡＮＤゲート ２１ ＋１カウンタ ３５ ＥＸＯＲ回路
Claims (1)
- 【請求項１】 命令の処理等を行うファームウェアを保
持する制御記憶と、該制御記憶の障害を検出する手段
と、前記制御記憶の障害時に障害の処理を行なう障害の
処理ファームウェア（あるいはソフトウェア）を有する
情報処理装置であって、メモリへのリクエスト数をカウ
ントする手段と、前記障害処理ファームウェアの制御に
よって設定可能な、前記制御記憶の擬似ソフトエラーの
発生指示を行う擬似ソフトエラー発生指示手段及び発生
させたいメモリリクエスト数を保持する手段と、前記カ
ウント手段の出力と前記擬似ソフトエラーを発生させた
いメモリリクエスト数を保持する手段の出力を比較する
手段とを有し、前記擬似ソフトエラー発生指示手段に設
定された指示内容がメモリリクエスト一致による擬似ソ
フトエラーの発生を指示していた場合、前記擬似ソフト
エラーを発生させたいメモリリクエスト数を保持する手
段と、前記メモリリクエスト数のカウント手段の出力を
比較手段によって比較し、比較結果が一致した場合に前
記制御記憶のソフトエラーを擬似的に発生可能とするこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188523A JP2734234B2 (ja) | 1991-07-29 | 1991-07-29 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188523A JP2734234B2 (ja) | 1991-07-29 | 1991-07-29 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535611A JPH0535611A (ja) | 1993-02-12 |
| JP2734234B2 true JP2734234B2 (ja) | 1998-03-30 |
Family
ID=16225205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188523A Expired - Lifetime JP2734234B2 (ja) | 1991-07-29 | 1991-07-29 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734234B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009721A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | 評価システム及びその評価方法 |
| JP5937530B2 (ja) * | 2013-02-20 | 2016-06-22 | トヨタ自動車株式会社 | ソフトエラー解析装置、エラー情報作成装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935245A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | 擬似障害発生装置 |
| JPS6260035A (ja) * | 1985-09-10 | 1987-03-16 | Nec Corp | 擬似障害発生方式 |
| JPS6467637A (en) * | 1987-09-09 | 1989-03-14 | Nec Corp | Pseudo fault generating circuit |
| JPH01147734A (ja) * | 1987-12-04 | 1989-06-09 | Nec Corp | 擬障タイミング発生回路 |
| JPH02183346A (ja) * | 1989-01-10 | 1990-07-17 | Nec Corp | 擬障発生方式 |
-
1991
- 1991-07-29 JP JP3188523A patent/JP2734234B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535611A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6823476B2 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| GB1513831A (en) | Error handling apparatus | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| JP2734234B2 (ja) | 情報処理装置 | |
| JP3076044B2 (ja) | パイプラインのエラー情報記憶方式 | |
| JPH0758478B2 (ja) | １ビット反転エラーの処理方式 | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JPH0581138A (ja) | マイクロプログラム制御装置 | |
| JPH03132829A (ja) | パリテイ検査システム | |
| JP3156249B2 (ja) | 障害検出回路の診断方式 | |
| JP3329221B2 (ja) | Ｌｓｉ試験装置 | |
| JP2878014B2 (ja) | Ｒａｍ試験方式 | |
| JP2658342B2 (ja) | データ処理装置 | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPH0512013A (ja) | データ処理装置 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| SU615478A1 (ru) | Устройство дл выборки микрокоманд | |
| KR840000246B1 (ko) | 에러(error) 처리장치를 갖춘 데이타 처리 시스템 | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPS61177548A (ja) | 再試行制御方式 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| SU470867A1 (ru) | Устройство дл контрол накопител | |
| JPS6133552A (ja) | 情報処理装置 | |
| JPS63101947A (ja) | エラ−処理方式 | |
| JP2000200199A (ja) | 情報処理装置および情報処理装置における初期化方法と再試行方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |