JP3156249B2 - 障害検出回路の診断方式 - Google Patents

障害検出回路の診断方式

Info

Publication number
JP3156249B2
JP3156249B2 JP12955490A JP12955490A JP3156249B2 JP 3156249 B2 JP3156249 B2 JP 3156249B2 JP 12955490 A JP12955490 A JP 12955490A JP 12955490 A JP12955490 A JP 12955490A JP 3156249 B2 JP3156249 B2 JP 3156249B2
Authority
JP
Japan
Prior art keywords
fault detection
detection circuit
fault
data
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12955490A
Other languages
English (en)
Other versions
JPH0424832A (ja
Inventor
出之 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12955490A priority Critical patent/JP3156249B2/ja
Publication of JPH0424832A publication Critical patent/JPH0424832A/ja
Application granted granted Critical
Publication of JP3156249B2 publication Critical patent/JP3156249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は障害検出回路の診断方式に関する。
〔従来の技術〕
従来、処理装置の信頼性を向上するために、各所に障
害検出回路を備えていた。すなわち、データ系のパリテ
ィチェック，二重化回路，デコーダのI/Nチェック等が
それである。
第２図は従来の一例を示すブロック図である。
他制御部より入力されたデータ信号101はデータレジ
スタ１にセットされる。その後マシンサイクル毎にデー
タレジスタ2,データレジスタ３へとパイプライン式にデ
ータが各レジスタにセットされる。
これらのデータがセットされると同時にデータレジス
タ１〜３の出力信号102〜104はそれぞれパリティチェッ
ク回路４〜６に入力されパリティチェック、すなわちデ
ータビットとパリティビットを含めた“1"の数が奇数個
であるか否かがチェックされ正常であれば“0"が、エラ
ーがあれば“1"がパリティチェック回路出力信号105〜1
07として出力される。
これらはそれぞれ障害表示フリップフロップ７〜９の
セット端子に入力される。
パリティチェック回路４〜６のいずれかで障害が検出
されると障害表示フリップフロップ７〜９が“1"にセッ
トされ、障害表示フリップフロップ７〜９の出力である
障害表示信号108〜110が“1"として出力され、オアゲー
ト10に入力される。
オアゲート10の出力信号111は障害表示フリップフロ
ップ７〜８のホールド端子に入力され出力信号111が
“1"になると障害表示フリップフロップ７〜８はホール
ド状態となりセット端子からの新たなデータセットは抑
止される。
〔発明が解決しようとする課題〕
この従来技術では１ケ所の障害検出表示F/Fが“1"に
セットされてしまうと他のすべての障害検出表示F/Fの
セットが抑止されてしまうため、障害検出回路及び障害
検出表示F/Fの試験診断を行う場合には、あらかじめす
べての被障害検出対象のレジスタ等にパリティエラーを
させたデータをうめ込まねばならず、その設定が非常に
困難であり、また設定できたとしても実動作環境での試
験とはかなり異るため実際のデータの流れにそった障害
検出回路の診断とは不十分になりかねないという欠点が
あった。
〔課題を解決するための手段〕
本発明の障害検出回路の診断方式は、各々の障害検出
回路で検出された障害を保持する障害検出保持手段と、
すべての前記障害検出保持手段への新たなセットを抑止
する抑止手段と、処理装置の外部から任意に設定可能な
診断モードを示す記憶手段と、前記記憶手段の内容によ
って前記抑止手段を無効とし前記障害検出保持手段への
新たなセットの抑止を解除する解除手段とを含んで構成
される。
〔実施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
モードF/F12が診断制御部より“1"がセットされた場
合、モードF/F12の出力信号112が“1"となりアンドゲー
ト11に入力され、オアゲート10の出力信号113とアンド
ゲート11の出力信号111は同値のなり従来技術の動作と
同じになる。
パリティチェック回路４〜６及び障害表示フリップフ
ロップ７〜９の試験診断を行うときは、診断制御部より
モードF/F12に対して“0"がセットされる。
このときモードF/F12の出力信号112は“0"が出力され
るためアンドゲーと11の出力信号111は入力信号113がい
かなる値でも“0"が出力され、障害表示フリップフロッ
プ７〜９はパリティチェック回路４〜６の出力信号105
〜107が常時セットされることになる。
ここで他制御部より入力するデータ101にパリティエ
ラーを起こしたデータを入力するとデータはデータレジ
スタ１〜３に順次セットされ、パリティチェック回路４
〜６で障害が検出され障害表示レジスタ７〜９はすべて
“1"がセットされることになる。
〔発明の効果〕
以上説明したように本発明は診断モードを示すフリッ
プフロップを追加することにより、障害検出回路及び障
害検出保持手段の試験診断を小量のハードウェアで容易
に行うことができるという効果を有する。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図、第２図は従来
の一例を示すブロック図である。 １〜３……データレジスタ、４〜６……パリティチェッ
ク回路、７〜９……障害表示フリップフロップ、10……
オアゲータ、11……アンドゲート、12……モードフリッ
プフロップ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】各々の障害検出回路で検出された障害を保
    持する障害検出保持手段と、すべての前記障害検出保持
    手段の出力の論理和の値によって各々の前記障害検出保
    持手段への新たなセットを抑止する抑止手段と、外部か
    ら任意に設定可能な診断モードを示す記憶手段と、前記
    記憶手段が診断モードを示すとき前記抑止手段を無効と
    し全ての前記障害検出保持手段への新たなセットの抑止
    を解除する解除手段とを含むことを特徴とする障害検出
    回路の診断方式。
JP12955490A 1990-05-18 1990-05-18 障害検出回路の診断方式 Expired - Fee Related JP3156249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12955490A JP3156249B2 (ja) 1990-05-18 1990-05-18 障害検出回路の診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12955490A JP3156249B2 (ja) 1990-05-18 1990-05-18 障害検出回路の診断方式

Publications (2)

Publication Number Publication Date
JPH0424832A JPH0424832A (ja) 1992-01-28
JP3156249B2 true JP3156249B2 (ja) 2001-04-16

Family

ID=15012377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12955490A Expired - Fee Related JP3156249B2 (ja) 1990-05-18 1990-05-18 障害検出回路の診断方式

Country Status (1)

Country Link
JP (1) JP3156249B2 (ja)

Also Published As

Publication number Publication date
JPH0424832A (ja) 1992-01-28

Similar Documents

Publication Publication Date Title
US4231089A (en) Data processing system with apparatus for correcting microinstruction errors
JPS63200249A (ja) 情報処理装置
KR20200088760A (ko) 체크섬 생성
US4224681A (en) Parity processing in arithmetic operations
JPS58225453A (ja) 診断回路の誤り検出方式
JP3156249B2 (ja) 障害検出回路の診断方式
JPH07198782A (ja) 診断回路
JP2734234B2 (ja) 情報処理装置
JP3281982B2 (ja) データバッファ
JPS6239786B2 (ja)
JP2704062B2 (ja) 情報処理装置
JP3173648B2 (ja) 故障検出方式
JPS62226353A (ja) Ｒａｓ回路付記憶装置
JPS63174141A (ja) 情報処理装置の試験診断方式
JP2998282B2 (ja) メモリ装置
JPH01126740A (ja) 擬障回路
JPS6161427B2 (ja)
JPH0693231B2 (ja) キヤツシユ記憶装置の擬似障害発生方式
JPH05334116A (ja) デバッグ制御方式
JPH01231134A (ja) 情報処理装置の擬似障害発生方式
JPH01156834A (ja) チェック回路の診断装置
JPS59121451A (ja) 情報処理装置
JPS59144246A (ja) デ−タ受信制御方式
JPH05289946A (ja) メモリ制御方式
JPS61136147A (ja) キヤツシユメモリ制御装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees