JPH0424832A - 障害検出回路の診断方式 - Google Patents
障害検出回路の診断方式Info
- Publication number
- JPH0424832A JPH0424832A JP2129554A JP12955490A JPH0424832A JP H0424832 A JPH0424832 A JP H0424832A JP 2129554 A JP2129554 A JP 2129554A JP 12955490 A JP12955490 A JP 12955490A JP H0424832 A JPH0424832 A JP H0424832A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- data
- fault detection
- circuits
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 22
- 230000005764 inhibitory process Effects 0.000 claims description 3
- 238000002405 diagnostic procedure Methods 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000003745 diagnosis Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は障害検出回路の診断方式に関する。
従来、処理装置の信頼性を向上するために、各所に障害
検出回路を備えていた。すなわち、データ系のパリティ
チエツク、二重化回路、デコーダのＩ／Ｎチエツク等が
それである。
検出回路を備えていた。すなわち、データ系のパリティ
チエツク、二重化回路、デコーダのＩ／Ｎチエツク等が
それである。
第２図は従来の一例を示すブロック図である。
他制細部より入力されたデータ信号１０１はデータレジ
スタ１にセットされる。その後マシンサイクル毎にデー
タレジスタ２．データレジスタ３へとパイプライン式に
データが各レジスタにセットされる。
スタ１にセットされる。その後マシンサイクル毎にデー
タレジスタ２．データレジスタ３へとパイプライン式に
データが各レジスタにセットされる。
これらのデータがセットされると同時にデータレジスタ
１〜３の出力信号１０２〜１０４はそれぞれパリティチ
エツク回路４〜６に入力されパリティチエツク、すなわ
ちデータビットとパリティビットを含めた１“の数が奇
数個であるか否かがチエツクされ正常であれば０″が、
エラーがあれば“１”がパリティチエツク回路出力信号
１０５〜１０７として出力される。
１〜３の出力信号１０２〜１０４はそれぞれパリティチ
エツク回路４〜６に入力されパリティチエツク、すなわ
ちデータビットとパリティビットを含めた１“の数が奇
数個であるか否かがチエツクされ正常であれば０″が、
エラーがあれば“１”がパリティチエツク回路出力信号
１０５〜１０７として出力される。
これらはそれぞれ障害表示フリップフロップ７〜９のセ
ット端子に入力される。
ット端子に入力される。
パリティチエツク回路４〜６のいずれかで障害が検出さ
れると障害表示フリップフロップ７〜９が“１″にセッ
トされ、障害表示フリップフロップ７〜９の出力である
障害表示信号１０８〜１１０が１°′として出力され、
オアゲート１０に入力される。
れると障害表示フリップフロップ７〜９が“１″にセッ
トされ、障害表示フリップフロップ７〜９の出力である
障害表示信号１０８〜１１０が１°′として出力され、
オアゲート１０に入力される。
オアゲート１０の出力信号１１１は障害表示フリップフ
ロップ７〜８のホールド端子に入力され出力信号１１１
が”１″になると障害表示フリップフロップ７〜８はホ
ールド状態となりセット端子からの新たなデータセット
は抑止される。
ロップ７〜８のホールド端子に入力され出力信号１１１
が”１″になると障害表示フリップフロップ７〜８はホ
ールド状態となりセット端子からの新たなデータセット
は抑止される。
この従来技術では１ケ所の障害検出表示Ｆ／Ｆが“１′
”にセットされてしまうと他のすべての障害検出表示Ｆ
／Ｆのセットが抑止されてしまうため、障害検出回路及
び障害検出表示Ｆ／Ｆの試験診断を行う場合には、あら
かじめすべての被障害検出対象のレジスタ等にパリティ
エラーをさせたデータをうめ込まねばならず、その設定
が非常に困難であり、また設定できたとしても実動作環
境での試験とはかなり異るため実際のデータの流れにそ
った障害検出回路の診断とは不十分になりかねないとい
う欠点があった。
”にセットされてしまうと他のすべての障害検出表示Ｆ
／Ｆのセットが抑止されてしまうため、障害検出回路及
び障害検出表示Ｆ／Ｆの試験診断を行う場合には、あら
かじめすべての被障害検出対象のレジスタ等にパリティ
エラーをさせたデータをうめ込まねばならず、その設定
が非常に困難であり、また設定できたとしても実動作環
境での試験とはかなり異るため実際のデータの流れにそ
った障害検出回路の診断とは不十分になりかねないとい
う欠点があった。
本発明の障害検出回路の診断方式は、各々の障害検出回
路で検出された障害を保持する障害検出保持手段と、す
べての前記障害検出保持手段への新たなセットを抑止す
る抑止手段と、処理装置の外部から任意に認定可能な診
断モードを示す記憶手段と、前記記憶手段の内容によっ
て前記抑止手段を無効とし前記障害検出保持手段への新
たなセットの抑止を解除する解除手段とを含んで構成さ
れる。
路で検出された障害を保持する障害検出保持手段と、す
べての前記障害検出保持手段への新たなセットを抑止す
る抑止手段と、処理装置の外部から任意に認定可能な診
断モードを示す記憶手段と、前記記憶手段の内容によっ
て前記抑止手段を無効とし前記障害検出保持手段への新
たなセットの抑止を解除する解除手段とを含んで構成さ
れる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
モードＦ／Ｆ １２が診断制御部より“１”がセットさ
れた場合、モードＦ／Ｆ １２の出力信号１１２が“１
″となりアンドゲート１１に入力され、オアゲート１０
の出力信号１１３とアンドゲート１１の出力信号１１１
は同値のなり従来技術の動作と同じになる。
れた場合、モードＦ／Ｆ １２の出力信号１１２が“１
″となりアンドゲート１１に入力され、オアゲート１０
の出力信号１１３とアンドゲート１１の出力信号１１１
は同値のなり従来技術の動作と同じになる。
パリティチエツク回路４へ６及び障害表示フリップフロ
ップ７〜９の試験診断を行うときは、診断制御部よりモ
ードＦ／Ｆ １２に対して“０″かセットされる。
ップ７〜９の試験診断を行うときは、診断制御部よりモ
ードＦ／Ｆ １２に対して“０″かセットされる。
このときモードＦ／Ｆ １２の出力信号１１２は“Ｏ′
″が出力されるためアントゲ−と１１の出力信号１１１
は入力信号１１３がいかなる値でも”０″が出力され、
障害表示フリップフロップ７〜９はパリティチエツク回
路４〜６の出力信号１０５〜１０７が常時セットされる
ことになる。
″が出力されるためアントゲ−と１１の出力信号１１１
は入力信号１１３がいかなる値でも”０″が出力され、
障害表示フリップフロップ７〜９はパリティチエツク回
路４〜６の出力信号１０５〜１０７が常時セットされる
ことになる。
ここで他制術部より入力するデータ１０１にパリティエ
ラーを起こしたデータを入力するとデータはデータレジ
スタ１〜３に順次セットされ、パリティチエツク回路４
〜６で障害が検出され障害表示レジスタ７〜９はすべて
“１”がセットされることになる。
ラーを起こしたデータを入力するとデータはデータレジ
スタ１〜３に順次セットされ、パリティチエツク回路４
〜６で障害が検出され障害表示レジスタ７〜９はすべて
“１”がセットされることになる。
以上説明したように本発明は診断モードを示すフリップ
フロップを追加することにより、障害検出回路及び障害
検出保持手段の試験診断を小量のハードウェアで容易に
行うことができるという効果を有する。
フロップを追加することにより、障害検出回路及び障害
検出保持手段の試験診断を小量のハードウェアで容易に
行うことができるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図は従来
の一例を示すブロック図である。 １〜３・・・データレジスタ、４〜６・・・パリティチ
エツク回路、７〜９・・・障害表示フリップフロップ、
１０・・・オアゲータ、１１・・・アンドゲート、１２
・・・モードフリップフロップ。
の一例を示すブロック図である。 １〜３・・・データレジスタ、４〜６・・・パリティチ
エツク回路、７〜９・・・障害表示フリップフロップ、
１０・・・オアゲータ、１１・・・アンドゲート、１２
・・・モードフリップフロップ。
Claims (1)
- 各々の障害検出回路で検出された障害を保持する障害検
出保持手段と、すべての前記障害保持手段の出力の論理
和の値によって各々の前記障害検出保持手段への新たな
セットを抑止する抑止手段と、処理装置の外部から任意
に設定可能な診断モードを示す記録手段と、前記記憶手
段の内容によって前記抑止手段を無効とし前記障害検出
保持手段への新たなセットの抑止を解除する解除手段と
を含むことを特徴とする障害検出回路の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12955490A JP3156249B2 (ja) | 1990-05-18 | 1990-05-18 | 障害検出回路の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12955490A JP3156249B2 (ja) | 1990-05-18 | 1990-05-18 | 障害検出回路の診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0424832A true JPH0424832A (ja) | 1992-01-28 |
| JP3156249B2 JP3156249B2 (ja) | 2001-04-16 |
Family
ID=15012377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12955490A Expired - Fee Related JP3156249B2 (ja) | 1990-05-18 | 1990-05-18 | 障害検出回路の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156249B2 (ja) |
-
1990
- 1990-05-18 JP JP12955490A patent/JP3156249B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156249B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63200249A (ja) | 情報処理装置 | |
| KR870000114B1 (ko) | 데이타 처리 시스템 | |
| JPH0424832A (ja) | 障害検出回路の診断方式 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP3173648B2 (ja) | 故障検出方式 | |
| JPS6239786B2 (ja) | ||
| SU1548792A1 (ru) | Устройство диагностики многопроцессорного вычислительного комплекса | |
| JPS6161427B2 (ja) | ||
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPS61245069A (ja) | 診断回路 | |
| JPS5983250A (ja) | 情報処理装置 | |
| JPS6070598A (ja) | 自己診断回路 | |
| JPH0267973A (ja) | 動作保証回路を有する診断用回路 | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPS59121451A (ja) | 情報処理装置 | |
| JPS62203244A (ja) | ハ−ドウエア診断方式 | |
| JPS5840771B2 (ja) | 記憶素子の診断方式 | |
| JPS6244842A (ja) | スキヤンパス診断回路 | |
| JPH02278343A (ja) | 診断方式 | |
| JPH05127933A (ja) | 故障検出回路 | |
| JPH0466880A (ja) | 障害処理装置 | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
| JPS59200353A (ja) | ゲ−ト回路診断方式 | |
| JPS58221424A (ja) | デ−タ検査方式 | |
| JPH04362757A (ja) | バス障害検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |