JPS6133552A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6133552A JPS6133552A JP15482384A JP15482384A JPS6133552A JP S6133552 A JPS6133552 A JP S6133552A JP 15482384 A JP15482384 A JP 15482384A JP 15482384 A JP15482384 A JP 15482384A JP S6133552 A JPS6133552 A JP S6133552A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- program
- count value
- sequence operation
- abnormal sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はプログラムを記憶するメモリ部と記憶プログラ
ムによる処理を実行する中央処理装置と、所定のクロッ
クを計数するタイマと、前記タイマの計数動作を制御す
るタイマ制御レジスタと、前記タイマの計数値を判別す
る判別回路を備え、前記プログラム中に所定の時間間隔
で実行されるタイマ初期化命令を有して、プログラムの
異常シーケンス動作を検出する情報処理装置に関する。
ムによる処理を実行する中央処理装置と、所定のクロッ
クを計数するタイマと、前記タイマの計数動作を制御す
るタイマ制御レジスタと、前記タイマの計数値を判別す
る判別回路を備え、前記プログラム中に所定の時間間隔
で実行されるタイマ初期化命令を有して、プログラムの
異常シーケンス動作を検出する情報処理装置に関する。
従来の技術
情報処理装置を使用した機器制御装置の種類及び用途が
広まるζ二つれて、これらを制御するプログラムの異常
シーケンス動作が発生した場合の対処の方法が大きな問
題となってくる。プロゲラＡ （シーケンスζ
二異常が発生する原因としては主ζニバードクエア（＝
起因する場合とソフトフェアに起因する場合とがある。
広まるζ二つれて、これらを制御するプログラムの異常
シーケンス動作が発生した場合の対処の方法が大きな問
題となってくる。プロゲラＡ （シーケンスζ
二異常が発生する原因としては主ζニバードクエア（＝
起因する場合とソフトフェアに起因する場合とがある。
八−ドウニ１に起因するのは、情報処理装置の使用環境
が厳しく制御線やデータパス上のデータが周囲の雑音の
影響を受けて変化してしまうような場合である。また、
ソフトウェアに起因するのは、ソフトフェアの質が低く
、制御装置に入力するあらゆる′制御信号の組合せすべ
ての状態を網羅しておらず、制御用の入力信号のある特
殊な組合せで無＠ループ？二人り込んでしまうような場
合である。
が厳しく制御線やデータパス上のデータが周囲の雑音の
影響を受けて変化してしまうような場合である。また、
ソフトウェアに起因するのは、ソフトフェアの質が低く
、制御装置に入力するあらゆる′制御信号の組合せすべ
ての状態を網羅しておらず、制御用の入力信号のある特
殊な組合せで無＠ループ？二人り込んでしまうような場
合である。
しかし、情報処理装置自身はプログラムを順次、続出し
て実行するものであって、プログラムが正常なシーケン
スで実行されているが否かの判断を自身で行うことはで
きないため、異常シーケンス検出用のタイマを用い、こ
のタイマの計数値をクリヤする命令を設定し、このタイ
マの計数値が所定の値を超えないようにプログラム中に
前記命令を配置し、この命令が実行されているか否かで
プログラムシーケンスの異常動作を検出することがよく
行われる。
て実行するものであって、プログラムが正常なシーケン
スで実行されているが否かの判断を自身で行うことはで
きないため、異常シーケンス検出用のタイマを用い、こ
のタイマの計数値をクリヤする命令を設定し、このタイ
マの計数値が所定の値を超えないようにプログラム中に
前記命令を配置し、この命令が実行されているか否かで
プログラムシーケンスの異常動作を検出することがよく
行われる。
ここで、従来使用されている情報処理装置の異常シーケ
ンス動作検出方法について、第４図のブロック図と第５
図のタイミングチャードを参照して説明する。
ンス動作検出方法について、第４図のブロック図と第５
図のタイミングチャードを参照して説明する。
第４図において情報処理装置１ｏｏは、実行部１０１、
タイマ１０２、プログラムメモリ１０３を有し、各々は
内部パス’１０４を介して接続されている。プログラム
メモリ１０３内（＝は制御プログラムが書き込まれてお
り、実行部１ｏ１は内部パス１０４を介してこの制御プ
ログラムを逐次、読出して実行する。タイマ１０２は基
準クロック１０５を計数する。制御プログラム中のタイ
マ１０２の計数値な０（ニクリャする命令（以下、この
命令をタイマ初期化命令という）が実行されるとタイマ
初期化信号１０６が実行部１０１からタイマ１０２へ出
力され、タイマ１０２の計数値を０にクリヤした後、再
び基準クロック１０５をタイマ１０２は計数する。また
、タイマ１０２に桁あふれが発生した場合には桁あふれ
信号１０７１ｔ＞実行部１０１に入力される。タイマ初
期化命令峰、１つのタイマ初期化命令が実行されてがら
次のタイマ初期化命令が実行されるまでの時間が、タイ
マ１０２が０から計数を開始して桁あぶれを起すまでの
時間（以下、この時間をＴｏｖｒと記す）よりも短くな
るよう６二制御プログツム中に適宜配置されている。
タイマ１０２、プログラムメモリ１０３を有し、各々は
内部パス’１０４を介して接続されている。プログラム
メモリ１０３内（＝は制御プログラムが書き込まれてお
り、実行部１ｏ１は内部パス１０４を介してこの制御プ
ログラムを逐次、読出して実行する。タイマ１０２は基
準クロック１０５を計数する。制御プログラム中のタイ
マ１０２の計数値な０（ニクリャする命令（以下、この
命令をタイマ初期化命令という）が実行されるとタイマ
初期化信号１０６が実行部１０１からタイマ１０２へ出
力され、タイマ１０２の計数値を０にクリヤした後、再
び基準クロック１０５をタイマ１０２は計数する。また
、タイマ１０２に桁あふれが発生した場合には桁あふれ
信号１０７１ｔ＞実行部１０１に入力される。タイマ初
期化命令峰、１つのタイマ初期化命令が実行されてがら
次のタイマ初期化命令が実行されるまでの時間が、タイ
マ１０２が０から計数を開始して桁あぶれを起すまでの
時間（以下、この時間をＴｏｖｒと記す）よりも短くな
るよう６二制御プログツム中に適宜配置されている。
第５図は第４図の情報処理装置の動作を示すタイムチャ
ートである。第５図−（ａｔ）は制御プログラムが正常
に実行されている場合のタイマ初期化命令の実行タイミ
ングとタイマ１０２の計数値との関係を示す図である。
ートである。第５図−（ａｔ）は制御プログラムが正常
に実行されている場合のタイマ初期化命令の実行タイミ
ングとタイマ１０２の計数値との関係を示す図である。
１番目から３番目までのタイマ初期化命令の実行タイミ
ング（以下、ｔｍ、ｔｌ。
ング（以下、ｔｍ、ｔｌ。
ｔ３と配す）でタイマ初期化信号１０６をタイマ１０２
に入力し、タイマ１０２の計数値はその都度Ｏにクリヤ
され、そこから再び計数を始めるので、プログラムが正
常に実行されている限りタイマ１０２が桁あふれを起す
ことはない。しかしながら、ＩＪ５図−（ｂ） （：示
すよう（：１番目のタイマ初期化命令が実行されてから
何らかの原因でプログラムの異常シーケンス動作が発生
しく以後、この異常シーケンス動作の発生タイミングな
ｔｌと記す）、時間ｔ１のタイミングでタイマ初期化命
令が実行されないと、タイマ１０２はそのまま基準クロ
ック１０５０計数を続はタイマー０２は桁あふれを起す
。タイマー０２が桁あぶれを発生すると桁あふれ信号１
０７がタイマー０２から実行部１０１に対して出力され
、実行部１０１はこの信号により異常シーケンス動作が
発生したことを認知し、割込み処理等により応用システ
ムにダメージを与えないようなプログラム処理等を行う
。
に入力し、タイマ１０２の計数値はその都度Ｏにクリヤ
され、そこから再び計数を始めるので、プログラムが正
常に実行されている限りタイマ１０２が桁あふれを起す
ことはない。しかしながら、ＩＪ５図−（ｂ） （：示
すよう（：１番目のタイマ初期化命令が実行されてから
何らかの原因でプログラムの異常シーケンス動作が発生
しく以後、この異常シーケンス動作の発生タイミングな
ｔｌと記す）、時間ｔ１のタイミングでタイマ初期化命
令が実行されないと、タイマ１０２はそのまま基準クロ
ック１０５０計数を続はタイマー０２は桁あふれを起す
。タイマー０２が桁あぶれを発生すると桁あふれ信号１
０７がタイマー０２から実行部１０１に対して出力され
、実行部１０１はこの信号により異常シーケンス動作が
発生したことを認知し、割込み処理等により応用システ
ムにダメージを与えないようなプログラム処理等を行う
。
このよう１；、従来の異常シーケンス動作検出方法は、
プログラムシーケンスの異常が発生してタイマ初期化命
令が実行されずタイマー０２が桁あふれを発生すること
により異常シークンス動作の発生を検出するものである
ので、プログラムがタイマ初期化命令を含まない無限ル
ープ（二陥った場合しかプログラムシーケンスの異常動
作を検出できす、もしタイマ初期化命令が暴走している
ループ中に含まれていたり、異常分岐をしてタイマ初期
化命令を実行し、計数値のクリヤ動作が連続して行われ
るような場合にはタイマー０２の桁あふれは発生しない
。したがって、以上のような場合には異常シーケンス動
作を検出することはできず、このような検出率の低い手
段ではロボットやモーター等を制御するような応用シス
テムでは異常発生時に緊急に制御することができず、非
常に危険である。さらにもう１つの大きな欠点は、実行
部１０１はプログラムメモリ１０６：二格納されている
命令をパス１０４を介して取り込みそれを実行するだけ
で、取り込んだ命令がプログラムメモリ１０６から出さ
れた命令と同じものであるか否かのチェックは行えない
ということである。したがって、プログラムメモリ１０
３から実行部１０１へと命令が送られるパス１０４上の
データが雑音等によって書き換えられ、本来は全く異な
る命令がタイマ初期化命令として実行されてしまうよう
な誤動作は防止することができず、信頼性の面から見て
非常に大きな問題である。
プログラムシーケンスの異常が発生してタイマ初期化命
令が実行されずタイマー０２が桁あふれを発生すること
により異常シークンス動作の発生を検出するものである
ので、プログラムがタイマ初期化命令を含まない無限ル
ープ（二陥った場合しかプログラムシーケンスの異常動
作を検出できす、もしタイマ初期化命令が暴走している
ループ中に含まれていたり、異常分岐をしてタイマ初期
化命令を実行し、計数値のクリヤ動作が連続して行われ
るような場合にはタイマー０２の桁あふれは発生しない
。したがって、以上のような場合には異常シーケンス動
作を検出することはできず、このような検出率の低い手
段ではロボットやモーター等を制御するような応用シス
テムでは異常発生時に緊急に制御することができず、非
常に危険である。さらにもう１つの大きな欠点は、実行
部１０１はプログラムメモリ１０６：二格納されている
命令をパス１０４を介して取り込みそれを実行するだけ
で、取り込んだ命令がプログラムメモリ１０６から出さ
れた命令と同じものであるか否かのチェックは行えない
ということである。したがって、プログラムメモリ１０
３から実行部１０１へと命令が送られるパス１０４上の
データが雑音等によって書き換えられ、本来は全く異な
る命令がタイマ初期化命令として実行されてしまうよう
な誤動作は防止することができず、信頼性の面から見て
非常に大きな問題である。
したがって、本発明の目的は、少いハードウェアで高い
異常シーケンス動作検出率と信頼性を有する情報処理装
置を提供することにある。
異常シーケンス動作検出率と信頼性を有する情報処理装
置を提供することにある。
（発明の構成〕
本発明は、命令語（二含まれるタイマ制御情報が所定の
条件を満足した場合にのみタイマ制御レジスタを操作し
てタイマの計数値を初期化する手段を設け、第３図に示
すよう（ニタイマ初期化命令によりタイマの計数値が初
期化された後、所定の期間Ｔムが経過する前ζ＝再びタ
イマ初期化命令の実行によりタイマ計数値が初期化され
たこと、あるいは所定の期間Ｔｍ （＞Ｔム、ＴｍＴム
ニタイマ初期化命令の時間間隔）内にタイマの計数値が
初期化されないことを前記判別回路で判別することによ
り異常シーケンス動作の発生を検出することを特徴とす
る。
条件を満足した場合にのみタイマ制御レジスタを操作し
てタイマの計数値を初期化する手段を設け、第３図に示
すよう（ニタイマ初期化命令によりタイマの計数値が初
期化された後、所定の期間Ｔムが経過する前ζ＝再びタ
イマ初期化命令の実行によりタイマ計数値が初期化され
たこと、あるいは所定の期間Ｔｍ （＞Ｔム、ＴｍＴム
ニタイマ初期化命令の時間間隔）内にタイマの計数値が
初期化されないことを前記判別回路で判別することによ
り異常シーケンス動作の発生を検出することを特徴とす
る。
以下、図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例に係る情報処理装Ｎのブロッ
ク図である。プログラムメモリ６１２には制御プログラ
ムが記憶されており、実行部６１１はこの制御プログラ
ムを内部パスを介して逐次、続出して実行する。タイマ
６０１はクロック６０８を計数する。プログラムメモリ
６１２内に格納されている制御プログラム中には、タイ
マ初期化命令とその次に実行されるタイマ初期化命令の
間の時間Ｔ、つまりタイマ６０１の計数値がクリヤされ
る時間間隔Ｔが ２’ Ｘ ｒｓｅｔ ＜Ｔ ＜ ２” Ｘτ、ｃ、’
［ａ＊ａ］となるように、タイマ初期化命令が適宜配
置されている。判別回路６１０はタイマ６０１から桁あ
ふれが発生した場合、あるいはタイマ６０１の上位４ピ
ツトが０である時にタイマ初期化命令の実行によりタイ
マ６０１の計数値がクリヤされた場合に実行部６１１４
二対して異常シーケンス動作発生信号６１６を出力する
。タイマ制御レジスタ６０２はタイマ初期化命令によっ
て制御情報が書込まれ、タイマクリヤビットであるビッ
トに“１”がセットされるとタイマ初期化信号６０９が
へイレペルとなってタイマ６０１を０にクリヤする。
ク図である。プログラムメモリ６１２には制御プログラ
ムが記憶されており、実行部６１１はこの制御プログラ
ムを内部パスを介して逐次、続出して実行する。タイマ
６０１はクロック６０８を計数する。プログラムメモリ
６１２内に格納されている制御プログラム中には、タイ
マ初期化命令とその次に実行されるタイマ初期化命令の
間の時間Ｔ、つまりタイマ６０１の計数値がクリヤされ
る時間間隔Ｔが ２’ Ｘ ｒｓｅｔ ＜Ｔ ＜ ２” Ｘτ、ｃ、’
［ａ＊ａ］となるように、タイマ初期化命令が適宜配
置されている。判別回路６１０はタイマ６０１から桁あ
ふれが発生した場合、あるいはタイマ６０１の上位４ピ
ツトが０である時にタイマ初期化命令の実行によりタイ
マ６０１の計数値がクリヤされた場合に実行部６１１４
二対して異常シーケンス動作発生信号６１６を出力する
。タイマ制御レジスタ６０２はタイマ初期化命令によっ
て制御情報が書込まれ、タイマクリヤビットであるビッ
トに“１”がセットされるとタイマ初期化信号６０９が
へイレペルとなってタイマ６０１を０にクリヤする。
第１の補助レジスタ６０４（＝はタイマ初期化命令によ
る制御情報の反転値が内部パス６１４を介して書込まれ
、第２の補助レジスタ６０６にはその次り＝実行される
タイマ初期化命令による制御情報が内部パス６１４を介
して書込まれる。タイマ制御レジスタ６０２と第２の補
助レジスタ６０６の間（二はゲート６０６が設けられて
いる。比較器６０５は第１の補助レジスタ６０４と第２
の補助レジスタ６０６の内容を比較し、両者（＝互い：
二反転値である時にのみ書込み信号６０７をゲート６０
６に出力する。この結果、第２の補助レジスタ６０６の
内容がゲート６０６を通ってタイマ制御レジスタ６０２
に書込まれる。このように、前後のタイマ初期化命令の
実行による制御情報を第１、第２の補助レジスタ！０４
，３０３にそれぞれ書込んで両者を比較器６０５で比較
するのは、本来は全く異なる命令がタイマ初期化として
実行されて装置が誤動作を防止するためである。また、
第１の補助レジスタ３０４には制御情報の反転値を書込
むようにしたのは、誤データの検出能力番□１真、比ヮ
、６ｏ５ケア７□あ、４エア葛ことができ、回路が簡単
になるからである。
る制御情報の反転値が内部パス６１４を介して書込まれ
、第２の補助レジスタ６０６にはその次り＝実行される
タイマ初期化命令による制御情報が内部パス６１４を介
して書込まれる。タイマ制御レジスタ６０２と第２の補
助レジスタ６０６の間（二はゲート６０６が設けられて
いる。比較器６０５は第１の補助レジスタ６０４と第２
の補助レジスタ６０６の内容を比較し、両者（＝互い：
二反転値である時にのみ書込み信号６０７をゲート６０
６に出力する。この結果、第２の補助レジスタ６０６の
内容がゲート６０６を通ってタイマ制御レジスタ６０２
に書込まれる。このように、前後のタイマ初期化命令の
実行による制御情報を第１、第２の補助レジスタ！０４
，３０３にそれぞれ書込んで両者を比較器６０５で比較
するのは、本来は全く異なる命令がタイマ初期化として
実行されて装置が誤動作を防止するためである。また、
第１の補助レジスタ３０４には制御情報の反転値を書込
むようにしたのは、誤データの検出能力番□１真、比ヮ
、６ｏ５ケア７□あ、４エア葛ことができ、回路が簡単
になるからである。
次に、本案施例の動作を第２図のタイミングテヤードを
参照しながら説明する。
参照しながら説明する。
プログラムが正常に実行されていれば第２図−（１）に
示すようＣ二、時間ｔΔ１〜ｔΔ４の各々のタイミング
でタイマ６０１の針数値が０にクリヤされる。
示すようＣ二、時間ｔΔ１〜ｔΔ４の各々のタイミング
でタイマ６０１の針数値が０にクリヤされる。
しかし、ある時間（図中１．と紀す）でプログラムの異
常シーケンス動作が発生し、第２図−（ｂ）に示すよう
に、本来時刻ｊｊｉで実行されるべきタイマ初期化命令
が実行されず、タイマ３０１の計数値がクリヤされない
と、時刻ｔΔ、から Ｔｏｖｖ ＝ ２’ Ｘ ｆｅａｔ ［：Ｈｌ（ｌ］
の時間が経過した時刻ｔΔＳというタイミングでタイマ
６０１は桁あふれを発生し、異常シーケンス動作発生信
号６１６を出力する。また、タイマ初期化命令を含む無
限ループに陥ったり、異常分岐が原因で第２図−（Ｃ）
に示すように Ｔ （２４Ｘτｓｅｔ ［−・Ｃ」という周期でタ
イマ初期化命令が実行されると、タイマ６０１の上位４
ビツトが０であるため、タイマ初期化信号６０９がへイ
レベルとなり、異常シーケンス動作発生信号６１６が出
力される。
常シーケンス動作が発生し、第２図−（ｂ）に示すよう
に、本来時刻ｊｊｉで実行されるべきタイマ初期化命令
が実行されず、タイマ３０１の計数値がクリヤされない
と、時刻ｔΔ、から Ｔｏｖｖ ＝ ２’ Ｘ ｆｅａｔ ［：Ｈｌ（ｌ］
の時間が経過した時刻ｔΔＳというタイミングでタイマ
６０１は桁あふれを発生し、異常シーケンス動作発生信
号６１６を出力する。また、タイマ初期化命令を含む無
限ループに陥ったり、異常分岐が原因で第２図−（Ｃ）
に示すように Ｔ （２４Ｘτｓｅｔ ［−・Ｃ」という周期でタ
イマ初期化命令が実行されると、タイマ６０１の上位４
ビツトが０であるため、タイマ初期化信号６０９がへイ
レベルとなり、異常シーケンス動作発生信号６１６が出
力される。
このように、タイマ初期化命令によるタイマ６０１の計
数値り９ヤの時間間隔Ｔが ２’Ｘｆ＠ｅｘ＜Ｔ＜２”Ｘτｍａｔ ［ａ＊ｏ］の
範囲内ならば正常動作をしているものとみなし、それ以
外の周期でタイマ初期化命令が実行されタイマ６０１の
計数値がクリヤされるならば、あるいはタイマ６０１の
計数値がクリヤされずに１桁あぶれを発生したならば異
常シークンス動作が発生したものと判断して、実行部６
１１に異常シーケンス動作発生信号６１６を出力する。
数値り９ヤの時間間隔Ｔが ２’Ｘｆ＠ｅｘ＜Ｔ＜２”Ｘτｍａｔ ［ａ＊ｏ］の
範囲内ならば正常動作をしているものとみなし、それ以
外の周期でタイマ初期化命令が実行されタイマ６０１の
計数値がクリヤされるならば、あるいはタイマ６０１の
計数値がクリヤされずに１桁あぶれを発生したならば異
常シークンス動作が発生したものと判断して、実行部６
１１に異常シーケンス動作発生信号６１６を出力する。
実行部６１１は異常シーケンス動作発生信号６１６を受
けて異常シーケンス動作の発生を認知し、割込みを発生
して外部の制御対象の動作を停止させる等、異常発止後
の処理を行う。
けて異常シーケンス動作の発生を認知し、割込みを発生
して外部の制御対象の動作を停止させる等、異常発止後
の処理を行う。
本実施例では固定的（：タイマ３０１の上位４ビツトの
計数値を判別しているが、実施例中の判ζ別回路６１０
を変更することシーよりタイマ初期イビ命令によるタイ
マの計数値クリヤの時間間隔の範囲を任意に設定するこ
とも可能であり、異常シーケンス動作検出率をさらに高
めることも可能である。
計数値を判別しているが、実施例中の判ζ別回路６１０
を変更することシーよりタイマ初期イビ命令によるタイ
マの計数値クリヤの時間間隔の範囲を任意に設定するこ
とも可能であり、異常シーケンス動作検出率をさらに高
めることも可能である。
さらに、タイマ制御レジスタ３０２への書込みは本実施
例では２回のタイマ制御命令により行っているが、上位
８ビツトと下位８ビツトのデータが互いに反転値である
ような１６ビツトデータを１回の書込み命令で書き込む
ような方法も実現可能である。タイマ制御レジスタを操
作してタイマの計数値を初・−期化する手段は、タイマ
初期化命令中に設けてソフトウェアで行なうこともでき
る。
例では２回のタイマ制御命令により行っているが、上位
８ビツトと下位８ビツトのデータが互いに反転値である
ような１６ビツトデータを１回の書込み命令で書き込む
ような方法も実現可能である。タイマ制御レジスタを操
作してタイマの計数値を初・−期化する手段は、タイマ
初期化命令中に設けてソフトウェアで行なうこともでき
る。
タイマ制御レジスタ６０２は本実施例では８ビツトであ
り、タイマ３０１の計数値のクリヤを指定するだけでな
く、クロック周波数の指定など他のタイマ制御情報を含
ませることができる。例えば必要とする制御がタイマの
クリヤのみであるならば１ビツトのレジスタ（ニすると
いうように、必要な制御情報量に応じてタイマ制御レジ
スタ６０２のビット数を削減することも可能である。
り、タイマ３０１の計数値のクリヤを指定するだけでな
く、クロック周波数の指定など他のタイマ制御情報を含
ませることができる。例えば必要とする制御がタイマの
クリヤのみであるならば１ビツトのレジスタ（ニすると
いうように、必要な制御情報量に応じてタイマ制御レジ
スタ６０２のビット数を削減することも可能である。
本発明は、以上説明したように、タイマ初期化命令によ
るタイマの計数値クリヤの実行間隔の範囲を定め、タイ
マの計数値を判別回路で判別することＣ二よりプログラ
ムの異常シーケンス動作の発生を検出するものであるの
で、少いハードフェアを付加するだけで異常シーケンス
動作検出率が飛躍的（＝向上し、かつ誤動作ζ二よるタ
イマの制御を防止し、信頼性の高い情報処理装置を提供
することが可能になる。
るタイマの計数値クリヤの実行間隔の範囲を定め、タイ
マの計数値を判別回路で判別することＣ二よりプログラ
ムの異常シーケンス動作の発生を検出するものであるの
で、少いハードフェアを付加するだけで異常シーケンス
動作検出率が飛躍的（＝向上し、かつ誤動作ζ二よるタ
イマの制御を防止し、信頼性の高い情報処理装置を提供
することが可能になる。
第１図は本発明の異常シーケンス動作の発生を検出する
ための回路を備えた情報処理装置の一実施例のブロック
図、第２図は第１図の動作を示すタイミングチャート、
第６図はタイマの計数値と異常シーケンス動作検出の有
無の関係を示す図、第４図は従来の異常シーケンス動作
検出用タイマを内蔵した情報処理装置の一例を示すブロ
ック図、第５図は第４図の動作を示すタイミングチャー
トである。 ６０１・・・タイマ ３０２・・・タイマ制御レジスタ ６０６・・・第２の補助レジスタ ３０４・・・第１の補助レジスタ ６０５・・・比較器 ６０６・・・ゲート ６０７・・・簀込み信号 ６０８・・・クロック ６０９・・・タイマ初期化信号 ６１０・・・判別回路 ６１１・・・実行部 ６１２・・・プログラムメモリ ６１６・・・異常シーケンス動作発生信号６１４・・・
内部パス 特許出願人 日本電気株式会社 第１図 第 ２ 図 第 ３ 図
ための回路を備えた情報処理装置の一実施例のブロック
図、第２図は第１図の動作を示すタイミングチャート、
第６図はタイマの計数値と異常シーケンス動作検出の有
無の関係を示す図、第４図は従来の異常シーケンス動作
検出用タイマを内蔵した情報処理装置の一例を示すブロ
ック図、第５図は第４図の動作を示すタイミングチャー
トである。 ６０１・・・タイマ ３０２・・・タイマ制御レジスタ ６０６・・・第２の補助レジスタ ３０４・・・第１の補助レジスタ ６０５・・・比較器 ６０６・・・ゲート ６０７・・・簀込み信号 ６０８・・・クロック ６０９・・・タイマ初期化信号 ６１０・・・判別回路 ６１１・・・実行部 ６１２・・・プログラムメモリ ６１６・・・異常シーケンス動作発生信号６１４・・・
内部パス 特許出願人 日本電気株式会社 第１図 第 ２ 図 第 ３ 図
Claims (1)
- 所定のクロツクを計数するタイマと、前記タイマの計数
動作を制御する制御レジスタと、プログラムを記憶する
メモリ部と、前記プログラムによる処理を実行する中央
処理装置と、前記タイマの計数値を判別する判別回路を
備え、前記プログラム中に所定の時間間隔で実行される
タイマ初期化命令を有する情報処理装置において、命令
語中に含まれるタイマ制御情報が所定の条件を満足した
場合にのみ前記タイマ制御レジスタを操作してタイマの
計数値を初期化する手段と、前記タイマの計数値の初期
化実行後、第１の設定時間が経過する前に再び前記タイ
マ初期化命令が実行されてタイマの計数値の初期化が行
われたこと、あるいは第１の設定時間が経過してから第
２の設定時間内に前記タイマの初期化が実行されなかつ
たことを判別して、プログラムの異常シーケンス動作が
発生したことを通知する前記判別回路を有することを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482384A JPS6133552A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482384A JPS6133552A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6133552A true JPS6133552A (ja) | 1986-02-17 |
| JPH0346853B2 JPH0346853B2 (ja) | 1991-07-17 |
Family
ID=15592654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15482384A Granted JPS6133552A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133552A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118741A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | ソフトウェアの暴走監視タイマ |
| EP1650661A3 (en) * | 2004-09-30 | 2009-09-09 | Microsoft Corporation | Method, system, and apparatus for identifying unresponsive portions of a computer program |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491035U (ja) * | 1977-12-09 | 1979-06-27 | ||
| JPS5688546A (en) * | 1979-11-15 | 1981-07-18 | Wabco Fahrzeugbremsen Gmbh | Function monitor for programmable electronic switching circuit |
-
1984
- 1984-07-25 JP JP15482384A patent/JPS6133552A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491035U (ja) * | 1977-12-09 | 1979-06-27 | ||
| JPS5688546A (en) * | 1979-11-15 | 1981-07-18 | Wabco Fahrzeugbremsen Gmbh | Function monitor for programmable electronic switching circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118741A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | ソフトウェアの暴走監視タイマ |
| EP1650661A3 (en) * | 2004-09-30 | 2009-09-09 | Microsoft Corporation | Method, system, and apparatus for identifying unresponsive portions of a computer program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346853B2 (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2021520548A (ja) | トランザクションにおける例外ハンドリング | |
| JPS6133552A (ja) | 情報処理装置 | |
| JP2734234B2 (ja) | 情報処理装置 | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH05257750A (ja) | ウォッチドッグタイマ制御回路 | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| SU1541618A1 (ru) | Устройство дл контрол выполнени программ | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPH0425948A (ja) | ウォッチドッグ・タイマ | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH01243132A (ja) | 障害処理方式 | |
| JPH10161887A (ja) | 割込み信号同期化方法及び割込み信号同期化装置 | |
| JPS62217335A (ja) | Ｃｐｕ暴走監視回路 | |
| JPS5844261B2 (ja) | サブル−チン動作障害検出装置 | |
| JPS6239782B2 (ja) | ||
| JPH02259845A (ja) | プロセッサ | |
| JPS60128541A (ja) | マイクロプロセツサ | |
| JPH06131211A (ja) | マルチプロセッサシステムにおける入出力割り込みのテスト方法 | |
| JPS5896353A (ja) | 情報処理装置の誤動作検出装置 | |
| JPS63241622A (ja) | デ−タ処理装置 | |
| JPH0436420B2 (ja) | ||
| JPH01199238A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |