JPH06131211A

JPH06131211A - マルチプロセッサシステムにおける入出力割り込みのテスト方法

Info

Publication number: JPH06131211A
Application number: JP4279076A
Authority: JP
Inventors: Shinji Miyairi; 伸二宮入
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-10-19
Filing date: 1992-10-19
Publication date: 1994-05-13

Abstract

(57)【要約】【目的】本発明は、マルチプロセッサシステムにおけ
る入出力割り込みのテスト方法に関し、CPU 側でのCHマ
スクの状態によって、CE,DE による割り込みが逆転する
問題を解消する。【構成】マルチプロセッサシステムを構成している各
CPU のチャネルの割り込みマスクを固定的に設定するこ
とで、CPU 側でのCHマスクの状態によって、CE,DE によ
る割り込みが逆転する問題を解消し、該設定したCHマス
クを一定時間経過後、再設定することを繰り返して、全
てのチャネルからの入出力割り込みをテストできるよう
に構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおける入出力割り込みのテスト方法に関する。

【０００２】最近のデータ処理システムによるデータ処
理の多様化、処理量の増大化に伴い、該データ処理シス
テムの大規模化, 高速化が要求されるようになり、複数
の中央処理装置(CPU) と、チャネル装置(CH)と、該複数
の中央処理装置(CPU),チャネル装置(CH)で共有される共
有メモリを備えたマルチプロセッサシステムが構築され
ている。

【０００３】このようなマルチプロセッサシステムにお
いては、各中央処理装置(CPU) とチャネル装置(CH)との
間で、所謂、クロスコール接続が行われており、任意の
チャネル装置(CH)と、任意の中央処理装置(CPU) との間
でデータ転送が行われる。

【０００４】この場合、該中央処理装置(CPU) 側におい
て、任意のチャネル装置(CH)からの入出力割り込みに対
して、割り込みの可否を指示するマスク機構（例えば、
チャネルマスクが“オン”のとき、入出力割込みを許可
する機構）を備えて、該チャネル装置(CH)からの入出力
割り込みを制御している。

【０００５】該マルチプロセッサシステムにおいては、
あるチャネル装置(CH)からの入出力割込みは、全ての中
央処理装置(CPU) に入力されるが、該入出力割込みの要
因｛チャネルエンド(CE), デバイスエンド(DE)｝が分割
して発生する場合、チャネル装置(CH)に対する、各中央
処理装置(CPU) での割り込みマスクの状態によっては、
ある入出力装置(I/0) からのチャネル装置(CH)を解放し
てもよいことを指示するチャネルエンド(CE)割り込み
と、入出力装置(I/O) 側でのデータのリード, ライトが
実際に終了したことを指示するデバイスエンド(DE)割り
込みとが、逆転する場合があり、入出力割り込み処理が
複雑になる問題と、実際にハードウェア障害によって、
該チャネルエンド(CE)割り込みと, デバイスエンド(DE)
割り込みが逆転したとき、該障害を検出することができ
ない問題があり、効果的な入出力割り込みのテスト方法
が必要とされる。

【０００６】

【従来の技術】図５は、従来のマルチプロセッサシステ
ムの構成例を示した図である。マルチプロセッサシステ
ムでは、本図に示されているように、複数個の中央処理
装置(CPU0,1,〜) 1 と、チャネル装置(CH0,1, 〜) 2 と
の間が、所謂、クロスコール接続で接続されており、例
えば、入出力装置(I/O) のテストにおいて、チャネルエ
ンド(CE)と、デバイスエンド(DE)とを分割してテストす
ることが行われる場合、各チャネル装置(CH0,1, 〜) 2
からの入出力割り込みは、各中央処理装置(CPU0,1,2,
〜) 1 に対して行われる。

【０００７】然して、各中央処理装置(CPU0,1,2,〜) 1
での、各チャネル装置(CH0,1, 〜)2 からの入出力割り
込みを許可する割り込みマスクｚの状態はまちまちであ
る為、例えば、２つの中央処理装置(CPU0,1) 1と、２つ
のチャネル装置(CH0,1) とから構成されるマルチプロセ
ッサシステムにおいては、両方の中央処理装置(CPU0,1)
1に対して入出力割り込みが発生すると、各中央処理装
置(CPU0,1) 1での割り込みマスクｚの状態変化によっ
て、中央処理装置(CPU0) 1では、チャネル装置(CH0,1)
2 を開放してもよいことを指示する、先行のチャネルエ
ンド(CE)割り込みが、ある時点｛図示のCHO に対する割
り込みマスクｚが“０”→“１”になった時点｝で処理
され、中央処理装置(CPU1) 1では、実際の入出力処理が
終了したことを指示する、後発のデバイスエンド(DE)割
り込みが、他の時点｛図示の例では、該割り込み要求が
発生した時点｝で処理されることがある。

【０００８】各中央処理装置(CPU0,1) 1で、該入出力割
り込みが処理されると、共通メモリ3上の所定の領域
に、該入出力割り込みのステータスが設定される。この
とき、各中央処理装置(CPU0,1) 1に設定されている入出
力割り込みマスクｚの状態によっては、該共通メモリ 3
上の入出力割り込みステータスの領域を、各中央処理装
置(CPU0,1) 2が、それぞれの割り込み処理で見ると、例
えば、デバイスエンド(DE)→チャネルエンド(CE)の順に
割り込みが発生したかのように見えることがある。

【０００９】この場合、従来方法においては、該デバイ
スエンド(DE)→チャネルエンド(CE)の順を、通常の、チ
ャネルエンド(CE)→デバイスエンド(DE)の順に戻してテ
ストすることが行われる。

【００１０】

【発明が解決しようとする課題】従って、マルチプロセ
ッサシステムにおいて、入出力装置(I/O) 割り込みの分
割割り込みテストを行う場合、従来方法では、割り込み
の順番が逆転した場合、一々元に戻す処理をする必要が
あった。

【００１１】又、このような逆転処理を行うようにする
と、ハードウェア障害等により、実際に割り込みの順番
が逆転した場合、上記の逆転処理により、該ハードウェ
ア障害を検出することができなくなるという問題があっ
た。

【００１２】本発明は上記従来の欠点に鑑み、マルチプ
ロセッサシステムにおける入出力割り込みが分割されて
いる場合のテスト方法において、中央処理装置(CPU) 側
でのチャネル装置(CH)からの入出力割り込みに対するマ
スクの状態によって、チャネルエンド(CE),(DE) による
割り込みが逆転する問題を解消するテスト方法を提供す
ることを目的とするものである。

【００１３】

【課題を解決するための手段】図１〜図３は、本発明の
一実施例を流れ図で示した図である。上記の問題点は下
記の如くに構成したマルチプロセッサシステムにおける
入出力割り込みのテスト方法によって解決される。

【００１４】(1) マルチプロセッサシステムを構成して
いる各中央処理装置 1でのチャネル装置 2に対する割り
込みマスク番号ｚを固定的に設定して、入出力割り込み
をテストし、所定時間の経過後、該チャネル装置 2の割
り込みマスク番号ｚを、他のチャネル装置 2の割り込み
マスク割込み番号ｚに再設定することを繰り返して、全
てのチャネル装置 2からの入出力割り込みをテストする
ように構成する。

【００１５】(2) 上記１項に記載の入出力割り込みのテ
スト方法であって、実行可能な全中央処理装置 1の台数
(j) の関数(y+j=y,j=1,2,3, 〜) に基づいて、自己の中
央処理装置 1のアドレス(x) を加算した値(x+y) の番号
(x+y=z) に対応するチャネル装置 2に割り込みマスクを
設定することを、所定の時間経過後、該自己の中央処理
装置 1のアドレス(x) に、該所定の時間の経過回数(cyc
le) を加算し、該加算した値(x+cycle=x) が上記全中央
処理装置 1の台数(j) を越えるときには、該加算値(x)
から該全中央処理装置 1の台数(j) を減算することを繰
り返して、各中央処理装置 1でマスクするチャネル装置
2の番号ｚを設定するように構成する。

【００１６】

【作用】即ち、本発明においては、チャネル装置(CH0,
1, 〜) からの入出力割り込みを許可するチャネルマス
ク番号ｚを、各中央処理装置(CPU0,1,2 〜) 毎に別々に
割振り、入出力装置(I/O) から割込むことができる中央
処理装置(CPU0,1,2 〜) を固定するようにして、中央処
理装置(CPU0,1,2 〜) 側でのチャネルマスク番号ｚの状
態によって、チャネルエンド(CE), デバイスエンド(DE)
による分割割り込みが逆転する問題を解消するようにし
たものである。

【００１７】然し、この儘では、上記チャネルエンド(C
E), デバイスエンド(DE)による分割割り込みが、逆転す
る問題を解消できても、１つの中央処理装置(CPU0,1,2
〜)から見ると、該入出力割込みの発生するチャネル装
置(CH0,1, 〜) が固定となるため、全てのチャネル装置
(CH0,1, 〜) からの入出力割込みをテストすることがで
きないことになる。

【００１８】そこで、本発明においては、各中央処理装
置(CPU0,1,〜) に設定したチャネルマスクを、一定時間
経過後、再度他のチャネルマスク番号ｚに設定すること
を繰り返して、全てのチャネル装置(CH0,1, 〜) から固
定的に割込むことができるようにする。

【００１９】このように構成することにより、分割割込
み時に発生する順序の逆転を元に戻す処理が必要でなく
なり、全分割割込みの組み合わせ｛中央処理装置(CPU)
とチャネル装置(CH)との組み合わせ｝を考慮する必要が
なくなる。

【００２０】

【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１〜図３は、本発明の一実施例を流れ図で
示した図であり、図１は、実行可能なＣＰＵの数を求め
る処理を示し、図２，図３は、チャネルマスクの設定処
理を示しており、図４は、本発明のチャネルマスクの割
当て例を示した図である。

【００２１】本発明においては、マルチプロセッサシス
テムを構成している各中央処理装置(CPU) 1 でのチャネ
ル装置(CH) 2に対する割り込みマスク番号ｚを固定的に
設定して、入出力割り込みをテストし、所定時間の経過
後、該チャネル装置(CH) 2の割り込みマスク番号ｚを、
他のチャネル装置(CH) 2の割り込みマスク番号ｚに再設
定することを繰り返して、全てのチャネル装置(CH) 2か
らの入出力割り込みをテストする手段が、本発明を実施
するのに必要な手段である。尚、全図を通して同じ符号
は同じ対象物を示している。

【００２２】以下、図１〜図４を用いて、本発明のマル
チプロセッサシステムにおける入出力割込みのテスト方
法を説明する。先ず、図１によって、当該マルチプロセ
ッサシステムでの実行可能な中央処理装置（以下、ＣＰ
Ｕということがある）の数を求める処理を説明する。

【００２３】この図１に示した処理は、マルチプロセッ
サシステムの、例えば、マスタＣＰＵが実行し、後述の
シグナルプロセッサ(SIPG)命令を、他のＣＰＵに、例え
ば、共通バス（図５参照）を介して通知することによ
り、自己に対するシグナルプロセッサ(SIPG)命令である
ことを認識した各ＣＰＵが、該シグナルプロセッサ(SIP
G)命令を実行し、コンディションコード(CC)を、該共通
バスを介して、該マスタＣＰＵに返送するか、或いは、
該マルチプロセッサシステムが備えている共有メモリを
介して、他のＣＰＵに実行を指示し、該コンディション
コード(CC)も、該共有メモリを介して認識するようにし
て実行される。

【００２４】最初、ＣＰＵアドレスｉ，及び、現在実行
可能なＣＰＵ数ｊを、それぞれ、“０”に初期設定した
後、シグナルプロセッサ(SIGP)命令を自己のＣＰＵ，又
は、他のＣＰＵに発行し、コンディションコード(CC)を
確認する。｛図１の処理ステップ 100,101,102参照｝実行不可能なＣＰＵアドレスに、シグナルプロセッサ(S
IGP)命令を発行すると、コンディションコード(CC)＝３
で応答される。

【００２５】従って、該コンディションコード(CC)≠３
であれば、該シグナルプロセッサ(SIGP)命令の発行され
たＣＰＵは、実行可能なＣＰＵであると認識して、上記
現在実行可能なＣＰＵ数ｊをｊ＝ｊ＋１として、ＣＰＵ
アドレスｉ＝ｉ＋１に更新し、当該マルチプロセッサシ
ステムの最大ＣＰＵ数ｎに対して、ｉ＞ｎでなければ、
処理ステップ 101に戻って同じ処理を、ｉ＞ｎになる迄
繰り返すことで、当該マルチプロセッサシステムでの上
記実行可能なＣＰＵの数ｊを求めることができる。｛図
１の処理ステップ 102,103,104,105参照｝次に、図２，図３によって、各ＣＰＵに、固定的に、然
も、一定時間を経過したときには、他のチャネルマスク
番号ｚを設定する処理について説明する。

【００２６】先ず、最初、Cycle 数＝０として、処理ス
テップ 204に移り、ここで、自己のＣＰＵアドレスｘ，
チャネルマスク番号ｚ，変数ｙを“０”に初期設定し、
ストアＣＰＵアドレス(STAP)命令を発行し、自己のＣＰ
Ｕアドレスｘを求め、ｘ＝ｘ＋Cycle を演算する。｛図
２の処理ステップ 200,201,204,205,206参照｝このとき、上記Cycle 数＝０であるので、演算後のｘ＝
０となり、且つ、上記図１の処理で求めた実行可能なＣ
ＰＵ数ｊ（例えば、ｊ＝４）と比較すると、ｘ≧ｊでは
ないので、処理ステップ 207から処理ステップ 209に遷
移する。

【００２７】該処理ステップ 209においては、チャネル
マスク番号ｚ＝ｙ＋ｘ＝０を演算して、ＣＰＵアドレス
０のチャネルマスク番号ｚを“０”に設定する。｛図３
の処理ステップ 209,210参照｝次に、処理ステップ 211で、変数ｙ＝ｙ＋ｊ＝４を演算
し、当該マルチプロセッサシステムの最大チャネル数ｍ
と比較して、ｙ(=4)＞ｍにならないと認識されると、処
理ステップ 209に戻って、チャネルマスク番号ｚ＝ｙ＋
ｘ＝４，８，〜が求められる。｛図３の処理ステップ 2
09,210,211,212参照｝そして、該ｙ＞ｍであると認識すると、処理ステップ 2
13に移り、Cycle=Cycle+1=1 なる演算を行い、そのCHマ
スク制御終了時の時刻(Time)を、ストアクロック(STCK)
命令を実行して、図示されていない主記憶装置の所定の
領域に格納しておく。

【００２８】該 Cycle数が、前述の実行可能なＣＰＵ数
ｊ(=4)と比較して、Cycle ≧j ではない場合には、図２
の処理ステップ 202に移り、現在の時刻(Timex) を、図
示されていない主記憶装置の所定の領域に格納する。

【００２９】前述の処理ステップ 213で、主記憶装置の
所定の領域に格納されている「CHマスク制御終了」の時
刻(Time)と、現在の時刻(Timex) から、 Time+60分≦Ti
mex(現在の時刻) を見て、該所定の一定時間 60 分を経
過したことを認識すると、前述の初期化処理ステップ 2
04において、上記と同じ処理を繰り返す。

【００３０】然し、今度のステップでは、上記 Cycle数
が“０”→“１”に変化しているので、設定されるチャ
ネルマスク番号ｚ＝１，５，９，〜が設定される。同様
にして、次の同じステップでは、チャネルマスク番号ｚ
＝２，６，Ａ，〜が設定されることになる。｛図４参
照｝上記の処理において、処理ステップ 206で実行される
「ｘ＝ｘ＋Cycle 」の値が前述の実行可能なＣＰＵ数ｊ
(=4)と等しいか、より大きいことが、処理ステップ 207
で検出すると、ｘ＝ｘ−ｊなる演算が施されことによ
り、当該ＣＰＵアドレスｘ＝０に戻される。

【００３１】例えば、ＣＰＵアドレス３の処理において
は、Cycle=0 のとき、チャネルマスク番号ｚ＝３である
が、該 Cycle数が“１”になると、ｘ＝４となるので、
上記処理ステップ 207より処理ステップ 208に移って、
ｘ＝ｘ−ｊ＝４−４＝０となる演算が施される結果、該
Cycle数が“１”でのチャネルマスク番号ｚ＝０とな
り、以降のサイクルでは、該 Cycle数が“０”を元にし
たチャネルマスク番号の割り当てが行われる。｛図４参
照｝上記図２，図３に示した処理は、各ＣＰＵ０，１，２，
３，〜において実行されることにより、各ＣＰＵアドレ
ス０，１，２，３，〜に対応して、図４に示したチャネ
ル(CH)マスクが設定されることになる。

【００３２】このように、本発明によるチャネルマスク
の設定方法では、上記 Cycle数と、上記実行可能なＣＰ
Ｕ数ｊ(=4)と、自己のＣＰＵアドレスｘにより、図４に
示したように、一定時間、例えば、本実施例のように、
60分経過する毎に、チャネルマスク番号の設定のしなお
しが行われるので、特定のＣＰＵから見て、全チャネル
のテストが可能になる。又、該一定時間の間は、該特定
のＣＰＵに設定されるチャネルマスク番号ｚは固定であ
るので、従来のように、分割割り込みのテストの場合で
も、チャネルエンド(CE)と, デバイスエンド(DE)割り込
みとが逆転することはない。

【００３３】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、分割割り込み時の、チャネルエンド(CE), デバ
イスエンド(DE)の逆転を元に戻す処理が必要でなくな
り、全分割割込みの組み合わせ｛中央処理装置(CPU) と
チャネル装置(CH)との組み合わせ｝を考慮する必要がな
くなる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を流れ図で示した図（その
１）

【図２】本発明の一実施例を流れ図で示した図（その
２）

【図３】本発明の一実施例を流れ図で示した図（その
３）

【図４】本発明のチャネルマスクの割当て例を示した図

【図５】従来のマルチプロセッサシステムの構成例を示
した図

【符号の説明】 1 中央処理装置(CPU0,1,2,〜) 2 チャネル装
置(CH0,1,2, 〜) 3 共有メモリ 100 〜105,200 〜215 処理ステップ CE チャネルエンド DE デバイスエンド x 自己のＣＰＵ番号 y 変数 z チャネル(CH)マスク番号 j 実行可能なＣＰＵ数 Cycle 一定時間の経過サイクル数 SIGP シグナルプロセッサ命令 STAP ストアＣＰＵアドレス命令 STCK ストアクロック命令 Time チャネルマスク制御終了の時刻 Timex 現在の時刻

Claims

【特許請求の範囲】

【請求項１】マルチプロセッサシステムを構成している
各中央処理装置(1) でのチャネル装置(2) に対する割り
込みマスク番号 (ｚ) を固定的に設定して、入出力割り
込みをテストし、所定時間の経過後、該チャネル装置
(2) の割り込みマスク番号 (ｚ) を、他のチャネル装置
(2) の割り込みマスク番号 (ｚ) に再設定することを繰
り返して、全てのチャネル装置(2) からの入出力割り込
みをテストすることを特徴とするマルチプロセッサシス
テムにおける入出力割り込みのテスト方法。
【請求項２】請求項１に記載の入出力割り込みのテスト
方法であって、実行可能な全中央処理装置(1) の台数
(j) の関数(y+j=y,j=1,2,3, 〜) に基づいて、自己の中
央処理装置(1) のアドレス(x) を加算した値(x+y) の番
号(x+y=z) に対応するチャネル装置(2) に割り込みマス
クを設定することを、所定の時間経過後、該自己の中央
処理装置(1) のアドレス(x) に、該所定の時間の経過回
数(cycle) を加算し、該加算した値(x+cycle=x) が上記
全中央処理装置(1) の台数(j) を越えるときには、該加
算値(x) から該全中央処理装置(1) の台数(j) を減算す
ることを繰り返して、各中央処理装置(1) でマスクする
チャネル装置(2) の番号（ｚ）を設定することを特徴と
するマルチプロセッサシステムにおける入出力割り込み
のテスト方法。