SU993237A1 - Устройство дл сопр жени оперативной пам ти с внешними устройствами - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в однопроцессорных и многопроцессорных системах.,

Известны устройства дл  сопр жени  оперативнойпам ти (ОП) с внешними устройствамиДВУ}, содержащие блоки св зи с, центральным процессором, оперативной пам тью и внешними устройствами , блок модификации, регистры подканалов, информации, блок св зи с местной пам тью, блок выборки диагностических команд и информации, блок контрол , блок управлени  и блок определени  места неисправности Cl .

Недостаток этих устройств заключаетс  в низкой достоверности обработки информации. .

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  сопр жени  оперативной пам ти с внешними устройствами, содержащее блоки св зи-с центральным процессором и оперативной пам тью, блok микропрограммного управлени , блок формировани  адреса следующей кткрокоманды, регистр контрол ,блок управлени  запросами и два блока св зи с внешйими устройствами, первые и вторые вхо  1 выходы которых соединены соответственно через информационные шины с первым входом-выходом блока св зи с оперативной пги«1 тью, п тым входом операционного блока и интерфейсом ввода-вывода, а первые выходы - с четвертым входом операционного блока и первым входом блока св зи с центральнымпроцессором, вход-выход и первый выход которого

10 соединены соответственно с шинами центрального процессора и через запросные шины команд с первым входом блока управлени  запросами, вторые и третьи входы которого по цключены

15 соответственно через .запросные шины к вторым выходам блоков св зи с внешникш устройствами, третьи выходы которых подключены к первому входу регистра контрол , выход которого сое20 динен через шину ошибки с „вторым входом блока формировани  адреса следующей микрокоманды, первый и третий входы которого соединены соответственно через шину запроса на обслужи25 вание с первым и через шины фиксированных адресов с втор лм выходом блока управлени  запросами, а четвертый вход блока формировани  адреса следующей микрокоманды соединен через

30 адресные шины с первым выходом блока микропрограммного управлени , первы и второй входы которого соединены через шины адреса приостановленной микропрограммы и шины адреса микрокоманды с одноименными выходами бло формировани  адреса следующей микро команды, п тый вход которого через шины локальной пам ти соединен с первым выходом операционного блока, первый и третий входы которого соединены через шины константы и шины занесени  адреса соответственно с третьим и четвертыми выходами блока микропрограммного управлени , а второй выход операционного блока подключен к входу блока св зи с оперативной пам тью, второй вход-выход и выход которого соединены с шинами оперативной.пам ти, второй выход бло ка микропрограммного управлени  через управл ющие шины соединен с вто рыми входами каналов операционного блока, четвертым входом блока управлени  запросами и вторым входом блока св зи с центральным процессором, второй выход которого подключен к первым входам каналов блоков св зи с внешними устройствами C2L Недостатком этого устройства  вл етс  большой объем оборудовани , затрачиваемый на контроль трактов записи и хранени  информации в локальной пам ти и контрол  арифметико-логического тракта. Цель изобретени  - сокращение затрат оборудовани  дл  контрол  тра тов записи, хранени  и обработки информации. Поставленна  цель достигаетс  тем что в устройство, содержащее блок св зи с центральным процессором,операционный блок, блок св зи с оперативной пам тью, блок микропрограммно го управлени , блок контрол , включа ющий регистр контрол , блок управлени  запросами, блок формировани  адреса следующей микрокоманды и два блока св зи с внешними устройствами первые входы-выходы которых соединены с первым входом-выходом блока св  зи с оперативной пам тью и первым входом операционного блока, вторые входы-выходы - с абонентскими входамиг-выходами устройства, а первые выходы - с вторым входом операционного блока и первым входом блока св зи с центральным процессором, вход-выход и первый выход которого соединены соответственно с входом-выходом процессора устройства и с первым входом блока управлени  запросами, второй и третий входы которого соединены соответственно с вторыми входами блоковСВЯЗИ с внешними устройствами , первые входы и .третьи выходы которых подключены соответственно к выходу блока св зи с центральным про цессором и первому входу регистра контрол , выход которого соединен с первым входом блока формировани  адреса следующей микрокоманды, второй и третий входы которого соединены соответственно с первым и вторым выходами блока управлени  запросами, первый и второй выходы и четвертый вход - соответственно с первым и вторым входами и первым выходом блока микропрограммного управлени , а п тый вход - с первым выходом операционного блока, второй выход которого соединен с входом блока св зи с оперативной пам тью, второй вход-выход и выход которого соединены соответственнб с входом-выходом и входом оперативной пам ти устройства, второй выход блока микропрограммного управлени  соединен с вторыми входами блоков св зи с внешними устройствами, третьим входом операционного блока, четвертым входом блока управлени  запросами и вторым входом блока св зи с центральньом процессором, а третий и четвертые выходы - соответственно с четвертым и п тым входами операционного блока, введены блок выделени  естественной адресации и блок сравнени , а в блок контрол  два элемента И-НЕ, элемент И,элемент И-ИЛИ и два триггера сбо , причем первый вход первого триггера сбо  через первый элемент И-НЕ подключен . к выходу блока сравнени , первый и второй входы которого соединены соответственно с первым и вторым выходами операционного блока, третий выход и шестой вход которого соединены соответственно с первым входом первого и выходом второго элементов И-НЕ, выход первого элемента И-НЕ подключен к первому входу второго триггера сбо , первый вход второго элемента И-НЕ соединен с первым выходом блока управлени  запросами, выходы триггеров сбо  подключены соответственно к первому и второму входам элемента И-ИЛИ7 выход которого подключен к второму входу регистра контрол , а третий и четвертый входы - к третьему выходу блока управлени  запросами, четвертый выход которого соединен с первым входом блока выделени  естественной адресации, первый и второй выходы которого соединены соответственно с шестым и седьмым входами блока формировани  адреса следующей микрокоманды , а второй вход - с вторыми входами триггеров сбо , элемента И и второго элемента И-НЕ. Блок вьщелени  естественной адресации содержит группу элементов ИЛИ, элемент ИЛИ, группу элементов И, элемент И и элемент И-НЕ, причем выход элемента И-НЕ подключен к первому выходу блока, а первый вход к второму входу блока и первому входу

элемента И, второй вход которого соединен с вторым входом элемента И-НЕ . и выходом элемента ИЛИ, а выход - с вторым выходом блока, входы элемента ИЛИ подключены к выходам соответствующих элементов И группы, входы которых соединены с выходами соответствующих элементов ИЛИ группы и соотЕ-зтствующей шиной первого входа,входы элементов ИЛИ группы подключены к первому входу блока.

На фиг, 1 представлена блок-схема устройства; на фиг. 2 - схема блока управлени  запросами; на фиг.З схема блока формировани  адреса следующей микрокоманды.

Устройство (фиг. 1) содержит блок 1 св зи с центральным процессором, . операционный блок 2, блок 3 св зи с оперативной пам тью, блок 4 микропрограммного управлени , блок 5 управлени  запросами, блок б формировани  адреса следующей микрокоманды, регистр 7 контрол , блоки (каналы) 8 и 9 св зи с внешними устройствами блок 10 выделени  естественной адресации , блок 11 сравнени , элементы блока контрол : второй элемент И- . НЕ 12, элемент И 13, первый элемент И-НЕ 14, второй 15 и первый 16 триггеры сбо  и элемент И-ИЛИ 17.

На фиг. 1 обозначены шины 18 входа-выхода процессора устройства,шины 19 входа-выхода и выхода оперативной пам ти устройства, шины внутренних св зей устройства: запросные шины 20 команд, информационные шины 21, управл ющие шины 22, адресные шины 23, шины 24 константы, шины 25 признака результата, шины 26 с иибки, запросные шины 27 первого канала,запросные шины 28 второго канала, шины 29 локальной пам ти, шины 30 микропрограммных приостановок., шина 31 запроса на обслуживание, шины 32 фиксированных адресов, шина 33 номера канала, шина 34 естественной адресации , шина 35 возврата, шины 36 адреса микрокоманды, шины 37 адреса приостановленной микропрограмма и шины 38 занесени  адреса, а также шины Синтерфейс ввода-вывода ) 39 абонентского входа-выхода устройства.

Блок 1 св зи с центральным процессором служит дл  приема командиз центрального процессора, управлени  обработкой этих команд и передачи информации из устройства в процессор. Блок 1 содержит (фиг. 1) регистр 40 команд, регистр 41 адреса ввода-вывода , дешифратор 32 и узел 43 конца операции ввода-вывода.

Операционный блок 2 предназначен дл  обработки информации, поступаиощей в устройство передачи данных из центрального процессора, оперативной пам ти и блоков св зи с ВУ и хранени  промежуточных результатов.Операционный блок 2 содержит (фиг. 1) арифметико-логический узел 44, первый регистр 45 входа, второй регистр 46 входа, локальную пам ть 47, регистр 48 адреса локальной пам ти, мультиплексор 49.

Блок 3 св зи с оперативной пам тью предназначен дл  обмена инфор- . мации между оперативной пам тью и 0 устройством. Блок 3 содержит (фиг.1) регистр 50 адреса данных оперативной пам ти и регистр 51 данных оперативной пам ти.

Блок 4 микропрограммного управле5 ВИЯ обеспечивает функционирование устройства в соответствии с заданными микропрограммами. Блок 4 содержит (фиг. 1) управл ющую пам ть 52, регистр 53 возврата, регислр 54 адре0 са управл ющей пам ти, регистр 55 микрокоманд.

Регистр 7 контрол  служит дл  фиксации неисправностей в оборудовании устройства и выработки запроса на 5 прерывание по ошибке на шину 26 ошибки . Блоки 8 и 9 предназначены дл  обмена информацией между быстрыми внешними устройствами (магнитными дисками и магнитными лентами) и оперативной пам тью. В качестве этих блоков

0 могут быть либо селекторные, либо блок-мультиплечсные каналы ввода-вывода .

Блок 8 также, как и блок 9, содержит (фиг. 1) регистр 56 управлени , узел 57 сопр жени  с интерфейсом и буферный регистр 58 данных.

Блок 10 выделени  естественной адресации служит дл  выработки сигна0 лов либо естественной адресации - при формировании адреса следующей микрокоманды с использованием адресной части регистра 55 микрокоманд,либо сигнала возврата - при возвращении

г адреса прерванной микроком;анды из локальной пам ти 47 в последней микрокоманде прерывающей микропрограммы. Блок 10 содержит (фиг. 1) группу эле ментов ИЛИ 59 и 60, элемент ИЛИ 61,

элементы И 62-64, элемент И 65 и

элемент И-НЕ 66. Входы группы элементов ИЛИ 59 и 60 соединены с первым входом блока посредством шин 67.1« указывающих состо ние триггеров при- чин,микропрограммных приостановок

канала 8, и шин 67.2, указывающих состо ние триггеров причин микропрограммных приостановок кангша 9. Шина 67.3, указывающа  состо ние триггера приостановки, по инструкции ввода-вывода св зана с входами элементов И 62-63. Блок 11 сравнени  служит дл  сравнени  информационного слова, считанного из локальной пгил ти 47 и содержимого первого регист5 ра 45 входа. Блок 11 содержит элементы 68.1-68.n сложени  по модулю 2 (где п определ етс  разр дностью локальной пам ти 47 и соответственно регистра 45). Блок 5 управлени  запросами (фиг. 2) служит дл  выбора наиболее приоритетного запроса на микропрограгиму обслуживани  при одновременном возникновении запросов от двух каналов и запрета возникновени  нескольких запросов на обслуживание от одного канала,Елок 5 содержит дешифратор запросов, состо щий из элементов И 69-73 и элементов ИЛИ 74-75 элемент ИЛИ 76 суммарного запроса на прерывание, регистр причин прерывани , включающий триггеры 77-81 при чин, узел формировани  номера канала , включающий элементв ИЛИ 82-86-и элементы И 87-90. Блок 6формировани  адреса следующей микрокоманды формирует адрес I следующей микрокоманды при нормаль1 ной работе устройства передачи данных , использу  адресную часть регист ра 55 микрокоманд, и формирует первый адрес прерывающей микропрограмьш .по запросу, выработанному блоком 5 управлени  запросами, или по запро су по ошибке из регистра 7 контрол  Блок 6 содержит (фиг. 3) узел формировани  фиксированных адресов, включающий элементы ИЛИ-НЕ 91 и элементы И 92-96, узел занесени  адреса в регистр 53 возврата, включающий элементы И-ИЛИ 97.1-97.m (где m зависит от объема управл ющей пам ти 52 ), узел занесени  адреса в регистр 54 адреса управл ющей пам ти, включающий элементы И-ИЛИ 98.1-98.ш. Устройство передачи данных Чфиг. 1) работает следующим образом. Операци  ввода-вывода в устройст .ве.начинаетс  по инициативе центргшь ного процессора (не показан), который . выбрав из оперативной пам ти инструкцию ввода-вывода, содержащую код операции, адрес канала и внешнего устройства, выдает ее в устройство через шины 18. Адрес внешнего уст ройства поступает в регистр 41,а код операции через регистр 40 поступает на дешифратор 42, формирующий сигналы номера канала и запросов на выпол нение инструкции ввода-вывода (начать ввод-вывод, остановить ввод-вывод , опросить ввод-вывод и др., поступающие через запросные шины 20 в блок 5 управлени  запросами.. Все про цедуры в устройстве (в том числе и выполнение команд ввода-вывода) выполн ютс  с помощью блока 4, управл юща  пам ть 52 которого содержит набор микропрограмм, управл ющих работой устройства. Текущий адрес микропрограммы хранитс  в регистре 54. По содержимому регистра 54 и управл ющей пам ти 52 ,считываетс  микрокоманда, поступающа  в регистр 55. Микрокоманда имеет три пол . Первое или управл ющее поле, поступающее на управл ющие шины 22, управл ет работой всего устройства и содержит микрооперации, управл кицие работой арифметико-логическим узлом, локальной пам тью, каналами и ж.д. Второе поле содержит константу, с помощью которой производитс  адресаци  к локальной пам ти 47, выделение признаков и указателей и т.д., содержимое пол  поступает через шины 24 в операционный блок 5. С помощью третьего пол  микрокоманды формируетс  адрес следующей микрокоманды. Дл  этого содержимое этого пол  через адресные шины 23 поступает через блок 6 в регистр 54. Сформированный описанным образом адрес микрокоманды называют естественным адресом. В каждом машинном такте блок 5 анализирует сигналы запросов, поступающие с запросных шин 20, 27 и 28. В случае, когда выполн етс  микропрограмма более низкого приоритета, чем установлен запрос на запросных шинах 20, 27, 28, то выполнение текущей микропрог1 амлол прерываетс , адрес следующей микрокоманды заноситс  в регистр 53, а в регистр 54 с помощью блока 6 заноситс  фиксированный адрес начала выполнени  микропрограммы обслуживани  причины прерывани . В первой же микрокоманде микропрограммы .обслуживани  причины прерывани  содержимое регистра 53 заноситс  в локальную пам ть 47 через шины 38 и мультиплексор 49. В последней леткрокоманде микропрограммы обслуживани  содержимое регистра 53, занесенное ранее в локальную пам ть 47, считываетс  из нее и через шины 29, блок 6 заноситс  в регистр 54. Таким образом, устройство, получив инструкцию ввода-вывода, формирует сигнал запроса на микропрограммную приостановку, поступающий в блок 5 через запросные шины 20 команд . Если в данный момент вьтолн етс  менее приоритетна  микропрограмма и нет одновременно пришедшего более приоритетного запроса от каналов 8 и 9, нежели запрос на инструкцию ввода-вывода, то адрес следующей микрокс 1анды , поступающей из регистра 55, заноситс  в регистр 53 через адесные шины 23, блок 6, шины 37, а в егистр 54 заноситс  код адреса выолнени  инструкции ввода-вывода чеез шины 36. Микропрограмма, обслужиающа  инструкцию ввода-вывода выполн ет следующие действи :

1 ) считываетс  текущее управл ющее слово канала (подканала) из локальной- пам ти 47 и передаетс  на первый входной регистр 45 арифметико-логического узла 44 и анализируетс  состо ние канала (подканала). ЕСЛИ канал (подканал зан т, то микропрограмма устанавливает соответствующий код услови  через управл ющие шины 32 и узел 43 конца операции ввода-вывода, который поступает чере шины 18 центрального процессора в процессор. По сигналу кода услови  процессор снимает инсгрукцию вводавывода с шин 18 и переходит к выборке и выполнению следующей инструкции Устройство после установки сигнала кода услови  считывает (запомненный ранее в локальной пам ти 47 j прерванной микропрограммы из локальной пам ти и заносит его в регистр 54, как было описано выше, и прерванна  (запросом на инструкцию вводавывода ) микропрограмма продолжаетс . Вслучае, когда канал (подканал) свободен, то микррпроз рамма переходит к пункту 2;

2 ) адрес внешнего устройства поступает из регистра 41 в узел 57. Внешнее устройство подключаетс  к каналу через узел 57, интерфейс ввода-вывода 39 и производитс  анализ его состо ни  с помощью операционного блока 2. Дл  этого состо ние внешнего устройства считываетс  с интерфейса ввода-вывода 3,9, узел 57 и поступает через мультиплексор 49, локальную пам ть 47 в арифметико-логический узел 44. В случае зан тости внешнего устройства микропрогрс1мма устанавливает соответствующий код, услови  и переходит к прерванной микропрограмме, как описано в пункте 1 ;.

3) в случае свободного канала и внепнего устройства из оперативной пам ти считываетс  канальна  программа , состо ща  из р да управл ющих слов канала. Дл  этого по Содержимому регистра 50 производитс  обращение к пам ти. Управл ющее слово каналаf содержащее всю управл ющую информацию (код операции, счетчик количества передаваемых байтов, адрес данных, специальные указатели и др.) дл  организации ввода-вывода, принимаетс  в регистр 51 с шин 19. Эта управл юща  информаци  записываетс  в специальную область локальной пам ти через мультиплексор 49 и называетс  текущим управл ющим словом канс1ла (подканала). Код операции поступает через узел 57 и интерфейс ввода-вывода 39 во внвинее устройство и операци  передачи данных начинаетс  в канале и во внешнем устройстве . После выполнени  вьриеуказанньЬ

действий устройство устанавливает соответствующий код услови  и переходит к продолжению прерванной микро .программе как описано в пункте 1. Рассмотрим передачу данных на

примере выполнени  операции считывани  данных из внешнего устройства. Байты данных, поступающие с интерфейса ввода-вывода 39, занос тс  в. буферный регистр 58 канала 8. После

0 накоплени  в буферном регистре 58 слова (двойного слова в регистре 56 устанавливаетс  запрос на передачу данных, который через запросные шины 27 поступает в блок 5.

5 Если в данный момент времени в устройстве не выполн етс  более приоритетной микропрограммы, то формируетс  сигнал запроса на микропрограммную приостановку, по которому

0 в блоке б формируетс  фиксированный адрес микропрограммы п ередачи данных, поступающий в регистр 54, а в регистр 53 заноситс  адрес прерванной микропрограммы. Микропрограмма пере5 дачи данных выполн ет следующие действи :

а)из локальной пам ти 47 считы ваетс  текущее управл ющее слова канала (подканала). Адрес данных, хра0 н щийс  в нем, передаетс  через первый регистр 45 в регистр 50, а также модифицируетс  на количество передаваемых байтов через арифметико-логический узел 44 и заноситс  обратно

в локальную пам ть 47 через мультиплексор 49;

б)слово (двойное слово) данных поступает через информационные шины 21 из буферного регистра 57 в регистр 51 и записываетс  в оператив ную пам ть по шинам 19/

в)управл ющее слово канала (подканала ), считанное из локальной пам ти- 47, модифицируетс  с помощью арифметико-логического узла 44 и за5 писываетс  на прежнее место в локальную пам ть; г )содержимое регистра 54 восстанавливаетс  из локальной пам ти и прерванна  микропрограмма продолжа0 етс . Шлбор наиболее приоритетного запроса дл  обслуживани  осуществл етс  посредством дешифратора запросов блока 5. Дешифратор запросов (фиг. 2) пропускает запрос на npejM5 вание в соответствии со следующим установленным приоритетом прерываний: данные (элемент И 69,фиг, 2) канала 8; данные (элемент И 71, фиг. 2) канала 9 обслуживание состо ни  (элемент И 70) канала 8; обслуживание состо ни  (элемент И 72) канала 9; запрос на инструкцию вводавывода (элемент И 73)..

Claims (2)

1. Например, запрос на данные с запросных шин 2f от канала 8 по вл .втс  на выходе элемента И 69 в случае, если в данный момент уже не выполн етс  микропрограмма данных любого ка нала или запрос на обслуживание состо ни  с запросных шин 28 от канала 9 по вл етс  на выходе элемента И 72 когда нет одновременного запросов на данные от обоих каналов и запроса на обслуживание состо ни  от канала , 8 и не выполн етс  микропрограмма Данные или обслуживани  состо ни  любого канала, С выхода дешифратора запрос поступает через элемент ИЛИ 7. на шину 31 и непосредственно на шины 32 фиксированных адресов. Регистр причин прерывани  хранит причину прерывани  в течение выполнени  всей прерывающей микропрограммы и сбрасываетс  в последней микрокоманде микропрограммы по сигналу с управ л ющих шин 22, причем каждому запросу соответствует свой триггер причины . Выходы триггеров 77-81 причин через элемент ИЛИ 86 и элементы И 87 90 формировани  номера канала поступают дл  указани  номера работающего канала по шине 33 номера канала и не посредственно на шины 30 микропрограммных приостановок дл  анализа числа ждущих в очереди приостановок. Формированием адре.са следующей микро команды управл ет блок б. Дл  этой цели он использует узел занесени  адреса, который пропускает на шины 37 в регистр 53 либо естественный адрес с адресных шин 23, либо адрес прерванной микропрограммы из локальной пам ти 47 с шин 39, а в регистр 54 через шины 36 - либо указанные ад реса, либо фиксированный адрес прерывающей микропрограммы. Фиксироэанный адрес заноситс  по сигналам запросов , поступающим из блока 5, или по сигналу запроса по ошибке, поступающего с шин 26. В процессе выполнени  операции ввода-вывода в устрой стве информации (данные, управл ющие ., слова, адреса внешних устройств и т.д.), передаваема  между внешними устройствами, процессором и оперативной пам тью, контролируетс  обычными способами при помощи корректирующих кодов, например кодов Хэмминг га. Эти виды контрол  позвол ют обна руживать однократные оиибки (контроль на нечет) или корректировать однократные и обнаруживать двойные (код Хэмминга). Однако в процессе выполнени  операции ввода-вывода информаци  перерабатываетс  при помощи , арифметико-логического узла и хранитс  в локальной пам ти 47. Устройство в режиме контрол  работает следующим образом. Если в текущий момент времени устройство не зан то обслуживанием инструкций процессора или состо ний каналов и не передает данных между оперативной пам тью и внешним устройством , то оно выполн ет микропрограмму периодического контрол . Запуск микропрогра(лы периодического контрол  осуществл етс  вс кий раз, когда блок 4 не зан т обслуживанием инструкции, состо ни  или данных канала . Дл  выделени  указанной ситуации служит блок 10, на вход которого по шинам 30 поступают сигналы, указываюпще на наличие запросов, обслуживаемых в данное врем  или сто щих в очереди на обработку. Сигналы на шинах 67,1, определ ющие обслуживание данных и состо ни  от канала 8 (т.е. единичные состо ни  триггеров 77 и 78 причин прерывани  блока 5), поступают на входы элемента ИЛИ 59, а сигналы на шинах 67,2,указывающие на обслуживание данных и состо ни  канала 9 (т.е. единичные состо ни  триггеров 79, 80 причин прерывани  ), поступают на входы элемента ИЛИ 60. Присутствие сигнала на шинах 67.3 (т.е. единичное состо ние триггера 81) свидетельствует о наличии запроса, на обслуживание инструкции ввода-вывода. Одновременное присутствие, по крайней мере, двух из этих сигналов на шинах 30 через элементы И 62-64 вызывает по вление, высокого потенциала на выходе элемента ИЛИ 61, который поступает на входы элементов И-НЕ 66 и И 65. Управл ющий сигнал с управл ющих шин 22, поступающий на первые входы элементов 66 и И 65, определ ет последнюю микрокоманду микропрограммы обслуживани . Если он отсутствует, то через элемент И-НЕ 66 на шину 34 выдаетс  сигнал дл  формировани  в блоке 6 естественного адреса следующей микрокоманды, использу  адресную часть регистра 55. Присутствие сигнала конца прерывающей микропрограммы на управл ющих шинах 22 в зависимости от состо ни  выхода элемента ИЛИ 61 формирует адрес следующей микрокоманды двум  способами: если в очереди на обработку стоит еще, по крайней мере,один запрос.(на выходе элемента или 61 высокий потенциал, то через элементы И 65 выдаетс  сигнал возврата на шину 35, по которому блок 6 формирует адрес микрокоманды микропрограм1ча , сто щей в очереди на обслуживание , т.е. пропускает адрес прерванной ранее -микропрограммы и считанной сейчас из локальной пам ти 17 через шины 29 в регистр 54 адреса управл ю щей пам ти; если в очереди на обслуживание нет запросов (на выходе элемента ИЛИ 61 низкий потенциал), то через элемент И-НЕ 66 выдаетс  сигнал на шину. 34, по которому блок 6 формирует естественный адрес следую;вдей микрокоманды с адресных шин 23, который в данном случае  вл етс  начальным адресом микропрограммы периодического контрол . Микропрограмма периодического контрол  выполн ет следующие дей. контролирует работу арифметико .логического узла 44 и регистров 45 и 46 устройства; контролирует правильность хранени  информации в локальной пам ти 47, атакже работу мультиплексора 49 и регистра 48. Дл  контрол  арифметико-логического узла 44 в локальной пам ти 47 отводитс  специальна   чейка (нулевой адрес). Контроль работы арифмети ко-логического узла 44 выполн етс  посредством задани  полного набора функций, кажда  из которых провер етс  на различного вида операндах. В случае искажени  информации при пе редаче или в регистрах 45 и 46, а также при неверной работе арифметико , логического узла 44 признак результат через шины 25 и элемент И 13 устанав ливает в единичное состо ние триггер 15. Непосредственной обработка ошиб ки производитс  при включении одного из каналов(выполнение инструкции, передачи данных и т.д.), при наличии признака работы одного из каналов на шине 33 единичное состо -ние триггера 15 переписываетс  через элемент И-ИЛИ 17 в регистр 7, вызыва на шине 26 сигнал выхода в микропрограмму аппаратных сшибок. Блок 6 фор мирует начальный адрес микропрограм мы обработки аппаратных ошибок, результатом работы которой  вл етс  сообщение центральному процессору через узел 43 и шины 18 оперативной пам ти информации об ошибке в устрой стве передачи данных и приведение в исходное состо ние операционного блока 2 и триггера 15 посредством управл ющих шин 22. При нормальном завершении теста а{ ифметико-логического узла микропрограмма периодического контрол  переходит к проверке локальной пам ти 47, регистра 48 адреса локальной пам ти и мультиплек 49. Контроль работы вышеперечисленны блоков осуществл етс  следующим образом: по содержимому регистра 48сч тываетс   чейка локальной пам ти 47 и передаетс  в первый регистр 45.-. После чего, использу  арифметикологический узел 44, содержимое реги стра 45 инвеЕ тируетс  и записываетс на прежнее место в локальную пам ть 47; в следующем машинном такте производитс  чтение локальной пам ти и информаци  (т;е. занесенный инверсный код) поступает на первый вход блока 11 сравнени , на второй вход которого поступает содержимое регистра 45 (т.е. пр мого кода провер емой  чейки локальной пам ти) и производитс  сравнение-. В случае верной работы локешьной пам ти, трактов занесени  и регистра 45 на , выходе элемента И-НЕ 14 отсутствует сигнал. В случае ошибки срабатывает элемент И-НЕ 14, по которому устанавливаетс  триггер 16. В этом же такте при чтении инверсной информации производитс  блокировка занесени  ее в регистр 45, а содержимое регистра 45 через арифметико-логический узел 14 записываетс  по статору адресу из регистра 48 обратно в локальную пам ть 47. Таким образом, содержимое провер емой  чейки восстанавливаетс . Учитыва  то обсто тельство, что при контроле локальной па14 ти между записью инверсной информации провер емой  чейки и ее восстановление ; в локальной пам ти могут возникать запросы на микропрограммную приостановку (запросы на инструкцию в/в, передача данных и т.д.) и, следовательно , при обработке приостановки в локальной пам ти может остатьс  инверсна  информаци , то дл  исклю чени  этой ситуации элемент И-НЕ 12 блокирует запись инверсного кода с регистра, 45 в локальную пам ть при наличии на шине 31 сигнала за(просов на обслуживание. , После контрол   чейки локальной пам ти микропрограмма периодического контрол  модифицирует содержимое регистра 48 на и провер етс  следукица   чейка и: т.д. до тех пор пока не будет проверена полностью локальна  пс1м ть. в случае обнаружени  ошибок локальной пам ти процесс обработки аналогичен описанному вьхпе контролю арифметико-логического узла. Если в процессе периодического контрол  возникает запрос на микропрограммную приостановку, то выполнение теста прекращаетс  и выполн -етс  микропрограмма обслуживани  приостановки, после окончани  которой производитс  выход на начало микропрограммы период1 ческого .контрол  . Таким образом, устройство обеспечивает обнаружение ошибок в трактах обработки к хранени  информации при меньших по сравнению с прототипом затратах оборудовани . Формула изобретени  1. Устройство дл  сопр жени  оперативной пам ти с внешними устройствами , содержащее блок св зи с центральным процессором, операционный блок, блок св зи с оперативной пам тью, блок микропрограммного управлени , блок контрол , включающий регистр контрол , блок управлени  за просами f блок формировани  адреса следующей микрокоманды и два блока св зи с внешними устройствами, первы входы-выходы которых соединены с пер вым входом-выходом блока св зи с one ративной пам тью и первым входом опе рационного блока, вторые входы-выходы - с абонентскими входами-выходами устройства, а первые выходы - с вторым входом операционного блока и пер вым входом блока св зи с центральным процессором, вход-выход и первый выход которого соединены соответственно с входом-выходом процессора устройства и с первым входом блока управлени  запросами, второй и третий входы которого соединены соответственно с вторыми входами блоков св зи с внешними устройствами, первые входы и третьи выходы которых подключены соответственно к выходу блока св  зи с центральным процессором и первому входу регистра контрол , выход которого соединен с первым входом блока формировани  адреса следующей микрокоманды, второй и третий входы которого соединены соответственного с первым и вторым выходами блока управлени  запросами, первый и второй выходы л четвертый вход - соответственно с первым и вторым входами и первым выходом блока микропрограммно го управлени , а п тый вход - с первым выходом операционного блока,второй выход которого соединен с входом блока св зи с оперативной пам тью, второй вход-выход и выход которого соединены соответственно с входомвыходом и выходом оперативной пам ти устройства, второй выход блока микро программного управлени  соединен с вторыми входами блоков св зи с внешними устройствами, третьим входом операционного блока, четвертым входОм блока управлени  запросами и вто рым входом блока св зи с центральным процессором, а третий и четвертый вы ходы - соответственно с четвертым и п тым входами операционного блока, отличающеес  тем, что, с целью сокращени  затрат оборудовани , в устройство введены блок выдепени  естественной адресации и блок сравнени , а в блок контрол  - два элемента И-Н-Е, элемент И, элемент И-ИЛИ и два триггера сбо  причем первый вход первого триггера сбо  через первый элемент И-НЕ подключен к выходу блока сравнени , первый и второй входы которого соединены соответственно с первым и вторым выходами операционного блока, третий выход и шестой вход которого соединены соответственно с первым входом первого и выходом второго элементов И-НЕ, выход первого элемента И-НЕ подключен к первому входу второго триггера сбо , первый вход второго элемента И-НЕ соединен с первым выходом блока управлени  запросами, выходы триггеров сбо  подключены соответственно к первому и второму входам элемента И-ИЛИ, выход которого подключен к второму входу регистра контрол , а третий и четвертый входа - к третьему выходу блока управлени  запросами, четвертый выход которого соединен с первым входом блока выделени  естественной адресации, первый и второй выход: которого соединены соответственно с шестым и седьмым входами блока формировани  адреса следующей микрокоманды, а второй вход - с втог рыми входами триггеров сбо , элемента И и второго элемента И-НЕ. 2. Устройство по п. 1, отличающеес  тем, что блок выделени  естественной адресации содержит группу элементов ИЛИ, элемент ИЛИ, группу элементов И, элемент И, элемент И-НЕ, причем выход элемента И-НЕ подключен к первому выходу блока, а первый вход - к второму входу блока и первому входу элемента И, второй вход которого соединен с вторым входом элемента И-НЕ и входом элемента ИЛИ, а выход - с вторым выходом блока, входы элемента ИЛИ подключены к выходам соответствующих элементов И группы,входы которых соединеныс выходами соответствующих элементов ИЛИ группы и соответствующей шиной первого входа, входы элементов ИЛИ группы подключены к первому входу блока. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 516033, кл. G Об F 3/04, 1974.
2. 2.Патент ОНА 3651476, 101, 340-172,5, 1972 (прототип).

   18

   X

   cftuz.Z

   ЗУ 3

   |3t

   JL 31

   ЭЗ

   S

   95

   «I

   7I

   37

   d&I

   3&Z

   sian

   Фиг.З