SU1295411A1 - Устройство дл моделировани дискретных систем - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  моделировани  сложных дискретных систем. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет моделировани  требуемых схем динамических приоритетов и логики взаимодействи  за вок в многофазных системах массового обслуживани . Устройство содержит группу блоков реализации процесса,группу блоков управлени  процессами, блок выборки процесса, блок модельного . времени, блок индикации условий,блок управлени  устройства, элемент И,элемент ИЛИ, коммутатор, блок диагностики состо ни  ресурсов, блок переменных состо ний. Устройство обеспечивает реализацию процессов в соответствии с вводимыми описани ми, включающими пор док захвата/освобождени  ресурсов и требуемые при этом емкости ресурсов, схемой установки приоритетов по шагам реализации, описанием . логики установки/сброса переменных состо ни  системы дл  синхронизации взаимодействующих процессов. 3 з.п. ф-лы, 14 ил. с & (Л с ьс QO СП 4

Description

1 1

Изобретение относитс  к вычисли - тельной технике, может быть использовано дл  моделировани  дискретных систем (например, систем передачи и обработки информации, производственных систем и пр.) и позвол ет исследовать многофазные системы массового обслуживани  с динамическими схемами приоритезации процессов и сложной логикой взаимодействи  процессов.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет моделировани  требуемых схем динамических приоритетов и логики взаимодействи  за вок в многофазных системах массового обслуживани .

На фиг. 1 приведена структурна  схема устройстваJ на фиг. 2 - схема блока реализации процесса; на фиг.З- схема блока управлени  процессом, на фиг. 4 - схема блока выборки процесса; на фиг. 5 - узел опроса блока выборки процесса-, на фиг. 6 - схема блока индикации условий; на фиг.7 - схема узла проверки состо ни ; на фиг. 8 - схема формировани  импульсов блока индикации условий; на фиг.9 - схема коммутатора и коммутирующа   чейка коммутатора; на фиг. 10 - схема блока диагностики состо ни  ресурсов; на фиг. 11 - схема опроса ресурсов блока диагностики состо ни  ресурсов; на фиг. 12 - схема блока переменных состо ний; на фиг. 13 - схема блока модельного времени; на фиг. 14 - алгоритм работы устройства.

Устройство дл  моделировани  дискретных систем содержит идентичные блоки 1 реализации процессов, соответствующие им блоки 2 управлени  процессом, блок 3 выборки процесса блок 4 модельного времени, блок 5 индикации условий, блок 6 управлени  устройством, элемент И 7,, элемент ИЛИ 8, коммутатор 9, блок 10 диагностики состо ни  ресурсов и блок 11 переменных состо ни ,

Блок 1 реализации процесса (фиг.2) срдержит оперативное запоминающее устройство (ОЗУ) 12, информационный счетчик 13, первый 14 и второй 15 адресные счетчики, первый 16 и второй 17 дешифраторы, регистр 18,схему 19 сравнени  на равенство нулю, сумматор 20, первый 21, второй 22 и третий 23 триггеры, блок 24 усилени  импульсов- второй 25 н первый 26

0

15

0

5

954112

элементы Ш1И, группу схем 27 сравнени , группу элементов И 28, элемент 29 задержки, первый 30 и второй 31 элементы И.

5 Блок 2 управлени  процессом (фиг. 3) содержит посто нное запоминающее устройство (ПЗУ) 32, адресный счетчик 33, регистр 34 микрокоманды, генератор 35 тактовых импульсов, мультиплексор 36, второй 37 и первый 38 триггеры, дешифратор 39, первый элемент 40 задержки, первый 41 и второй 42 элементы И, второй элемент 43 задержки, третий 44, первый 45, второй 46 и четвертый 47 элементы ИЛИ, третий 48 и четвертый 49 элементы И, группу выходных элементов И 50, группу схем 51 сравнени  и группу опрашивающих элементов И 52.

Блок 3 выборки процесса (фиг.4) содержит счетчик 53 и первый регистр 54, первый 55 и второй 56 дешифраторы , вторую 57 и первую 58 схемы сравнени  (соответственно на меньше О и равно О), второй регистр 59, группу узлов 60 опроса, первый 61 и второй .62 элементы ИЛИ и группу элементов И 63.

Узел 60 опроса (фиг. 5) содержит схема 64 сравнени , мультиплексор 65, регистр 66, элемент 67 задержки , первый 68 и второй 69 элементы И и элемент ИЛИ 70.

Блок 4 модельного времени (фиг.13) содержит генератор 71 импульсов,счетчик 72 и элемент И 73.

Блок 5 индикации условий (фиг, 6) содержит узлы 74 проверки состо ни , триггер 75, формирователь 76 импульсов , первый 77, второй 78, третий 79, шестой 80, четвертый 81 и п тый 82 элементы ИЛИ, первый 83 и второй 84 элементы ИЛИ.

Узел 74 проверки состо ни  (фиг.7) содержит первый 85 и второй 86 элементы И и элемент ИЛИ 87, а формирователь 76 импульсов (фиг. 8) триггер 88, элемент 89 задержки и элементы И 90 и 91.

Коммутатор 9 (фиг. 9а) содержит группы элементов И 92 (коммутирующие  чейки) и элементы ШШ 93-95,

Блок 10 диагностики состо ни  ресурсов (фиг. 10) содержит ОЗУ 96, счетчик 97 адреса, регистр 98, с первого по третий блоки 99-101 усилени  импульсов, элемент 102 задержки,группу элементов ИЛИ 103, дешифратор 104,

0

0

5

0

3

узлы (по числу ресурсов) 105 опроса ресурсов и элемент ИЛИ 106, причем узел 105 опроса ресурсов (фиг. 11) содержит регистры 107, мультиплексор 108, накапливающий сумматор (ак кумул тор) 109, схему 110 сравнени  триггер 111 и регистр 112.

Блок 11 переменных состо ни  (фиг. 12) содержит триггеры 113, блок 114 усилени  импульсов и дешифратор 115.

Схема блока 6 управлени  устройством соответствует блоку 2 управлени  процессом и представл ет мик- ропрограммный автомат с пам тью (фиг. 3).

На схемах жирными лини ми показаны жгуты, тонкими - провода.

Устройство работает следующим образом .

Моделируемый процесс (в качестве процессов могут выступать коммукаци онные сообщени  в сет х св зи, вычилительные задачи (программы), парти деталей в производственных системах и пр.) функционирует в системе, зах ватьша /освобожда  ресурсы, а также взаимодейству  с другими функционирющими процессами, например, через собщени , раздел емые переменные, се мафоры. Дл  задани  программы реализации процесса необходимо указать: требовани  (на каждом шаге реализации ) к емкости используемых ресурсов , услови  перехода на следующий щаг (предикат(ы), определенный на множестве переменных состо ни  системы ) } новые значени  (если таковые предусма1 риваютс  логикой развити  процесса) переменных состо ни  сие- .темы, устанавливаемые в результате завершени  текущего шага реализации ;рассматриваемого процесса.

, В соответствии с этим реализацию D j-ro процесса () можно представить цепью описаний

,, s,..., s cJi-

(,tO.) - описание шага 1 реализации D ;

где S

- врем  ввода процесса в систему (как правило, , однако можно вво- 55 дить процесс в систему в любое заданное врем );

0

5

0

s где Т

R

0 5 0

J SK Р, Р. .

4j признак конца реализации . ,г

R

5

Т

к к к к

-необходимое дл  реализации шага k врем ;

Р - относительное приращение или абсолютное (замещаемое) значение приоритета процесса;

-совокупность пар вида (г „,

с ), где Tjy. - номер ресурса, с,, - запрашиваема /освобождаема  емкость (прин то,что если с,, / О, то данна  величина емкости запрашиваетс , а если с., с О, то емкость освобождаетс ), |И 1,п; совокупность пар вида (P(&), 1,q, где Р - номер переменной состо ни , &.Л. новое (подлежащее установке) значение переменной Рл,

.ij; ,

в отличие от Р| кажда  пара () определ ет номер переменной (PJ. ) и значение

Р. Р .

( &), которое должно быть выполнено в текущем состо нии системы.

Если это условие не выполн етс ,то процесс блокируетс .

Необходимыми компонентами S;  вл ютс  (в общем случае) врем  Т и приоритет Р .

Соответственно, содержимое  чеек ОЗУ 12 каждого блока 1. (,т) реализации процесса (фиг. 2) организовано следующим образом:

-врем  (закрывает предыдущий шаг реализации);

-приоритет (приращение или абсолютное значение);

-номер переменной или ресурса;

-значение (емкость); ...

-врем  (закрьгоает текущий шаг реализации) ;

-признак конца реализации ( , Дл  идентификации содержимого

 чейки ОЗУ 12 часть разр дов отводитс  под кодовый признак: U, - врем  Т ; и - приоритет Р, используемый как новое (абсолютное) значение приоритетаi U - приоритет р, используемый ка:к приращение (относительное значение) к текущему приоритету,при512954

чем приращение может быть и отрицательным (указано число в дополнительном входе) , и - номер переменной состо ни ; Uj - номер ресурса; U - запрашиваема  (освобождаема ) ем- кость ресурсаJ U - данное значение переменной состо ни  требуетс  установить , и - данное значение переменной состо ни  требуетс  проверить ,

Ug - конец.

Разр ды кодового признака со счетчика 13 поступают на дешифратор 16 и далее на первые выходы блока } (i- 1,m) реализации процесса.

Микропрограммный автомат (фиг, 3) принимает команды -от ЭВМ (не показана ) по второму входу, после чего начинает выполн ть микропрограмму, св занную с прин той командой (например командой Начать моделировать), Каж да  команда (точнее код команды) соответствует в микропрограммном автомате- некоторому начальному гщресу микропрограммы в ПЗУ 32. Дл  адресации ПЗУ 32 используетс  счетчик 33

Дл  того, чтобы записать адрес в счетчик 33 с вторых выходов блоков 2 или блока 6, один из разр дов заведен на R-вход триггера 38, поэтому наличие на этом входе 1 сбрасьшает триггер 38 и с некоторой задержкой этот же сигнал поступает через элемент ИЛИ 46 дл  управлени  записью в счетчик 33. Триггер 38 определ ет код 01, который подаетс  на управл ющие входы мультиплексора 36, в , результате последний коммутирует направление , соответствующее вторым входам блока 2 или блока 6 устройства . Таким образом в счетчик 33 запи- сываетс  начальный адрес микропрограммы (соответствующий конкретной команде, выставленной на вторые входы микропрограммного автомата). Если речь идет о блоках 2, то код команды выставл ет блок 6 управлени , дл  которого код команды выставл ет ЭВМ, с которой сопр жено устройство. После записи в счетчик 33 начального адреса микропрограммы вьщаетс  сигнал пуска по одному из входов рассматриваемого автомата дл  генетатора 35, кроме того, этот же сигнал устанавливает триггер 38, так, что далее на управл ющих входах мультиплексора 36 устанавливаетс  код 10 и коммутируетс  нижнее направление - от ад- пресных разр дов регистра 34. Генера

0

5

5

0

0

0 5

5

5

0

116

тор 35 выдает две последовательностч сигналов (четную и нечетную). По каждому нечетному сигналу происходит чтение из ПЗУ 32, а по каждому четному реализуетс  фаза выполнени  микрокоманды (либо операционного, либо логического типа). По сигналу чтени  выставл етс  код на выходах ПЗУ 32, который записываетс  в регистр 34 этим же сигналом, задержанным в элементе 40. Затем сигнал чтени  исчезает и генератор 35 вьщает сигнал опроса элементов И 41 и 42, т.е. провер ет разр д S регистра 34; если , то возбуждаетс  выход элемента И 41 (микрокоманда операционного типа ) и единичный сигнал далее подаетс  на все элементы И 50, причем сигналы микроопераций по вл ютс  на выходах тех элементов И 50, которым соответствуют единичные разр ды пол  микроопераций в регистре 34. После пропадани  сигнала на выходе генератора 35 соответственно пропа- дшот сигналы микроопераций, Кроме того, всегда при выполнении микрокоманды операционного типа (один из микрооперационных выходов заведен на вход элемента ИЛИ 45) по микро- операдионному сигналу в такте выполнени  счетчик 33 увеличивает адрес следующей команды в ПЗУ 32 на 1. Допустим, что выполн етс  микрокоманда логического типа (). В этом случае ни один из элементов И 50 не возбуж,цаетс . При этом номер логического услови  коммутируетс  на вход дешифратора 39 и возбужденным  вл етс  тот выход дешифратора, который соответствует номеру этого логического услови ,

В разр де V регистра 34 записано провер емое значение логического услови  (О или 1), Фактические (или наблюдаемые) значени  логических условий собраны в первые входы микропрограммного автомата, причем каждот му фактическому логическому условию соответствует конкретна  схема 51 сравнени  по модулю два. Кроме того, опрашиваетс  только та схема 5 Г сравнени , котора  соответствует номеру провер емого услови . В случае несовпадени  провер емого и фактического значений логического услови  ни один из элементов 52 не возбуждаетс , поэтому по вл етс  сигнал на выходе элемента И 49, по которому далее

712

через элемент HJIli 46 производитс  запись э счетчик 33 адресного пол  регистра 34, коммутируемого мультиплексором 36. В случае совпадени  фактического и провер емого значений логи- ческого услови  возбуждаетс  выход элемента И 48, коммутируемый на элемент ИЛИ 45, и адрес следующей микрокоманды увеличиваетс  на 1. Наконец , триггер 37 определ ет состо ние работы/бездействи  микропрограммного автомата.

Таким образом, работа автомата определ етс  теми микропрограммами, которые записаны в ПЗУ 32. Кажда  мик- ропрограмма реализует некоторый пор док действий, устанавливаемьш алгоритмом (фиг. 14).

Устройство предназначено дл  моде

лировани  дискретных систем, в кото- рых выдел ютс  процессы (например, вычислительные задачи, коммуникационные пакеты, партии деталей) и ресурсы - стационарные объекты системы, обрабатывающие процессы. Процессы функционируют в системе, захватыва  (освобожда ) ресурсы и во взаимодействии с другими процессами. Функционирование каждого процесса в устройстве определ етс  последовательностью шагов, причем дл  каждого шага указываетс  врем  его выполнени , требуемые ресурсы (и сколько каждого ресурса требуетс  - в относительных дол х или емкост х), приоритет (или его приращение) и некоторые логические услови  (переменные состо ни ), которые в общем случае должны быть некоторым образом установлены, чтобы

процесс мог начать реализацию следу

ющего шага может быть указано, как следует установить переменные состо ни  после выполнени  очередного шага . Прин то, что в первую очередь в модели двигаютс  процессы .с макси- мальным текущим приоритетом. Из этог описани   сны блоки 1-3 алгоритма. Процесс считаетс  заблокированным, если дл  перехода на следующий шаг реализации ему не могут быть выделе- ны ресурсы (ввиду их зан тости) или переменные состо ни  установлены так что они запрещают дальнейшее продвижение . В устройстве прин то, что с завершением каждого очередного шага реализации проце сса, если требуетс  установка некоторых переменных состо ни , то она производитс  - блок 5

5 О

25

20 ю 35

30

40

о -50 , 55

118

(причем только один раз - блок 6: провер етс , просматривалс  процесс или нет); в результате изменени  переменных возможно, что некоторые процессы разблокируютс  - блок 7; в блоке 9 провер ютс  услови : есть ли дл  процесса свободные ресурсы на следующем шаге и допускаетс  ли следующий шаг переменными состо ни , если нет, то блок 10. Процесс считаетс  прерванным, если он завершил очередной - не последний - шаг реализации и ему разрешен переход на следующий шаг (в данном случае, если счетчик времени реализации процесса не обнулен). Блок 11 соответствует системному тупику - нет прерванных процессов и все процессы заблокированы , В блоке 15 определ етс  статус прерванного процесса.

Функциональным назначением реализации процесса  вл етс  определение каждого шага реализации процесса вплоть до его завершени . Содержимое  чеек ОЗУ 12 идентифицируетс  кодом, декодируемым на дешифраторе 16. Блок 1 участвует в моделировании, если триггер 21 сброшен. Дл  моделировани  процесса в ОЗУ 12 до моделировани  записываетс  вс  информаци  о процессе . Дл  записи в ОЗУ 12 ЭВМ на вторые входы блоков 2 выставл ет слово информации (очередное). Затем ЭВМ выдае команду записи в блок 6, иницииру  микропрограмму записи. По команде записи блок 6 определ ет, куда ретранслировать команду (т.е. производит выбор соответствующего блока 2). Дл  этого выбора используютс  два типа команды записи: Продолжение записи и Запись в новый блок 1 (служит дл  выбора нового блока 1, в котором определ етс  следующий по пор дку процесс). Рассмотрим подробно оба типа команды записи, предварительно укажем, что вторые входы блоков 2  вл ютс  общими - это значит, что дл  запуска конкретного блока 2 задействуетс  конкретный выход блока 3, и перед записью во все блоки 1 реализации процессов должна быть выполнена программа начальной установки элементов схем, счетчик 53 блока 3 (фиг. 4) по входу от элемента ИЛИ 61 обнул етс , а по входу, обозначенному выше, наращивает содержимое на 1.

9

В случае поступлени  команды Запись в новый блок 1 блок 6 сигналом микрооперации в третьей группе выходов увеличивает содержимое счетчика 53 на единицу. В такте выполнени  следующей микрокоманды блок 6 сигналом микрооперации в той же группе, коммутируемым на вход элемента ИЛИ 62 блока 3, управл ет записью номера блока 1 из счетчика 53 в регистр 54 (фиг. 4), В следующем такте выполнени  очередной микрокоманды блок 6 выставл ет на IV-й группе выходов код команды Записать, при разр д в группе выходов IV должен быть нулевым и, кроме того, вьщает сигнал синхронизации элементов И 63 в блоке 3 по микрооперационному выходу в группе III выходов блока 6. Этот сигнал (фиг. 4) коммутирует еди ничный выход дешифратора 56 на тот выход блока 3, который управл ет запуском нужного блока 2. Если длительность выполнени  микрокоманды не позвол ет воврем  установить адрес в счетчике 33 блока 2 до поступлени  сигнала пуска с выхода блока 3, то выдача кода Записать в блоки 2 должна производитьс  на такт раньше (т.е. в последнем такте, когда во все счетчики 33 всех блоков 2 занесен адрес программы записи, выдаетс  Сигнал пуска с требуемого выхода блока 3). При поступлении на входы блока 6 команды Продолжение записи отличие от рассмотренных выше действий св зано с отсутствием необходимости наращивани  содержимого счетчика 53 блока 3 и записи в регистр 54. Теперь блок 2, получив команду записи по второму входу и сигнал пуска генератора 35, выполн ет следующие действи . Если получена команда записи первого типа, то блок 2 сигналом микрооперации на первом выхо- де, коммутируемым на вход наращивани  на 1 содержимого счетчика 14 блока 1 (фиг. 2) увеличивает содержимое указанного счетчика на 1, а. в следующем такте выдает сигнал записи в ОЗУ 12. По команде второго типа сначала счетчик 14 сбрасываетс , а в следующем такте увеличивает содержимое на единицу, после чего вьщает команду записи в ОЗУ 12. Та- КИМ образом осуществл етс  запись в одну  чейку пам ти. Дл  записи в следующую  чейку ЭВМ выставл ет но

5

5

54

5 О 5

0

0

11 10 вый код на входа с блока 1 и вьщает очередную команду записи первого или второго типов.

Блок 1 работает следующим образом.

Дл  диагностики состо ни  процесса используютс  триггеры 21-23, и схема 19 сравнени  на равенство О, Триггер 21 в установленном состо нии определ ет, что соответствующий процесс в системе не существует (например , завершил реализацию и покинул систему), триггер 22 в установленном состо нии указывает, что соответствующий процесс заблокирован, т.е. ему дл  перехода на следующий шаг реализации либо не могут быть вьще- лены необходимые ресурсы, либо не срабатывает предикат, св занный с этим переходом.

Состо ние триггера 23 (указател  просмотра) используетс  соответствующим блоком 2,дл  выдачи сигнала разблокировки (блок 6,7 алгоритма на фиг. 14) на соответствующий из микрооперационных выходов, поступающего на соответствующие входы блока 5 индикации условий. Наличие высокого уровн  на выходе схемы 19 сравнени - (фиг. 2) определ ет статус ожидающего процесса, т.е. свидетельствует , что врем  Т, необходимое дл  реализации шага k, истекло и процесс требует выполнени  следующего шага реализации. Таким образом можно выделить две активные фазы реализации любого процесса: Ф - фаза выполнени  перехода на следующий шаг реализации и Ф - фаза вьшолнени  шага реализации.

Наиболее простой (в смысле управлени ) фазе Ф соответствует ненулевое содержимое счетчика 13 и низкий уровень на выходе схемы 19 сравнени . При этом соответствуюш 1Й блок 2 управлени  процессом не подает на входы блока 1 реализации процесса никаких управл ющих воздействий. Изменение (уменьшение) содержимого счетчика 13 осуществл етс  сигналом с выхода элемента И 30 при поступлении импульсов на вход блока 1 реализации процесса от блока 4 модельного времени. При обнулении содержимого счетчика 13 любого из блоков 1 возникает высокий уровень ни выходе схемы 19 сравнени  на равенство нулю , в результате чего обеспечивает

11

с  блокирование и останов генератора 71 импульсов модельного времени в блоке 5 модельного времени и запуск блока 6 управлени  устройством (через элемент ИЛИ 8).

Когда счетчик 13 обнул етс , начинаетс  фаза Ф. Дл  останова генератора 71 (фиг. 13) выполн етс  пуск (рестарт) блока 6 сигналом запуска по цепи схема 19 сравнени  блока 1 - выход элемента И 85 - эле мент ИЛИ 77 - элемент ИЛИ 8 - вход Пуск генератора 35 блока 6 (фиг. При этом сигнал с третьего выхода ула 74 блока 5 (фиг. 7) параллельно сигналу на первом выходе узла 74 потупает через элемент ИЛИ 79 на формирователь 76 и далее через элемент ИЛИ 81 на входы блоков 1, сбрасыва  триггеры 22; параллельно сигнал через элемент ИЛИ 82 (фиг. 6) поступает на вход установки триггера 75, в результате своим инверсным выходом триггер 75 блокирует выход блока 4 через элемент И 7. Кроме того, рестарт блока 6 происходит с команды, следующей за последней выполненной командой, этой следующей командой  вл етс  команда логического типа дл  проверки услови  прерывани  - все необходимые признаки собраны в первых выходах блока 5 индикации условий . Таким образом, начинает выполн тьс  фаза Фд. При этом в счетчик 13 (фиг. 2) последовательно счи тываютс   чейки ОЗУ 12 и выполн етс  дешифраци  их кодовых признаков. Дл  адресации ОЗУ 12 используетс  счетчик 14. Первой  чейкой ОЗУ 12, открывающей следующий шаг реализации ,  вл етс   чейка, содержаща  признак и 2 U.J или U , т.е. приоритет или номер переменной ресурса. Если выбран приоритет (U , U), то содержимое счетчика 13 через блок 24 усилени  импульсов поступает на накапливающий сумматор 20. Два управл ющих входа накапливающего сумматора 20 (соответственно Сброс и Управление) позвол ют в случае и занести в сумматор значение приоритета , а в случае U добавить к текущему содержимому сумматора 20 приращение приоритета.

Приоритет процесса есть любое (ограниченное разр дностью ОЗУ 12) неотрицательное число. Выходы сумматора 20 завод тс  на соответст

0

54

0

0

0

5

вующие входы блока 3 выборки процесса .

Проверка Значени  переменной состо ни  (кодовый признак U ) осуществл етс , дешифратором 17, схемой 27 сравнени , элементами 28 и 26, при этом номер переменной из счетчика 13 через блок 24 переписываетс  в регистр 18 и поступает на входы дешифратора 17, в результате возбуждаетс  тот выход дешифратора 17, который соответствует опрашиваемой переменной . После этого считываетс  следующа   чейка ОЗУ 12 с идентификатором U-. Прин то, что номер переменной

D

соответствует номеру спрашиваемого разр да  чейки ОЗУ 12. Сравнение требуемого значени  переменной и фактического (текущего) выполн етс  соответствующей схемой 27 сравнени , выход которой стробируетс  одноименным элементом И 28. В результате высокий потенциал на выходе элемецта ИЛИ 26 определ ет условие совпадени  требуемого и фактического значений опрашиваемой переменной состо ни . В случае несовпадени  значений блок 2 управлени  рассматриваемым блоком 1 реализации процесса обеспечивает по выходам элементов И 50 установку состо ни  Заблокирован (подачей сигнала на S-вход триггера 22) процесса; восстановление содержимого счетчика 14 (путем перезаписи содержимого счетчика-дублера 15 в счетчик 14, т.е. восстанавливаетс  состо ние процесса)j передачу управлени  в блок 6 управлени  устройством .

В случае успешного перехода на следующий шаг выполнение фазы Ф в блоке 1- реализации процесса завершаетс  занесением в счетчик 13 времени реализации шага (U ), т.е. статус прерванный процесс (содержимое счетчика 13) т 0%( (процесс не завершен)S: (процесс не заблокирован).

В соответствии с алгоритмом работы устройства (фиг. 14, блоки 2, 3) завершение любого шага реализации сопровождаетс  обращением к блоку 6 управлени  устройством (пуск через элемент ИЛИ 8) и остановом генератора 71 модельного времени. Дл  того, чтобы снова запустить генератор 71 необходимо выполнить действи , предусмотренные фазой перехода Ф дл  всех процессов, ожидаю131

щих перехода. Пор док выполнени  этих действий следующий.

Необходимо найти процесс с максимальным приоритетом из числа ожидающих и не ЯВЛЯЮ1ЦИХСЯ заблокированными Если такого процесса нет, то фаза Фд завершена, в противном случае необходимо попытатьс  переве.сти данньй процесс на следующий шаг реализации. При этом, возможно, требуетс  уста- новка новьк значений переменных состо ни , а также захват/освобождение ресурсов или их частей. Поскольку в этом случае может быть сн то условие блокировки с других ожидающих про- цессов, то необходимо выполнить действи , указанные в блоках 3-10 алгоритма .

Блок 3 выборки процесса обеспечивает выборку процесса с максимальным приоритетом из числа ожидающих и незаблокированнык и работает следующим образом.

На первые входы узлов 60 поступаю коды текущих приоритетов с выходов соответствующих блоков 1 реализации процессов. Узел 60 опроса участвует в цикле опроса только при наличии высокого уровн  от элемента И 31 соот- ветствующего блока 1 реализации процесса , который определ ет наличие в системе незаблокированного и отдающего процесса. Цикл опроса приоритета всегда начинаетс  с первого узла 60 опроса и заканчиваетс  опросом (сравнением) приоритета в последнем узле 60. В результате опроса приоритета определ етс  номер процесса с максимальным текущим приоритетом, причем на информационные выходы узлов 60 (в пор дке их прохождени ) коммутируетс  максимальное значение приоритета из числа опрошенных процессов .

При опросе первого узла 60 отри- цательньй код из регистра 59 поступает на входы.узла 60 опроса и далее на мультиплексор 65 и схему 64 сравнени . На другие входы мультиплексо- ра 65 и схемы 64 сравнени  поступает текущий приоритет процесса соответствующего рассматриваемого узла 60. Предположим, что данный процесс участвует в опросе (высокий уровень на

втором входе разрещени  опроса узла 60 опроса). Тогда, если приоритет данного процесса больше отрицательного кода, то на пр мом выходе схе

5 Ю

20

25 у Q

„ 35

5

1114

мы 64 сравнени  имеетс  высокий уровень , а на инверсном - соответственно низкий, адресные разр ды мультиплексора 65 обеспечивают коммутацию большего приоритета (т.е. в данном случае приоритета процесса) и по сигналу записи, задержанному элементом 67 задержки, обеспечиваетс  запись большего приоритета в регистр| 66. При этом сигнал с выхода элемента И 63 через элемент ИЛИ 62 обеспечивает также перезапись содержимого счетчика 53 в регистр 54. Учитыва , что счетчик 53 определ ет текущее значение номера опрашиваемого узла 60 опроса, результатом указанных действий  вл етс  запись в счетчик 54, номера процесса (из числа просмотренных) с максимальным приоритетом .

Если в результате опроса на первых выходах последнего узла 60 опроса имеетс  отрицательн{ ш код, то это определ ет условие завершени  просмотра и выхода в блок 12 алгоритма (поскольку прин то, что приоритеты процессов должны быть неотрицательными ) .

Если процесс не участвует в смотре

(например, заблокирован), что соответствует низкому уровню на соответ- ствующем входе узла 60 опроса (фиг.5), адресные входы мультиплексора 65 обеспечивают коммутацию на выходе информации- с первых информационных входов узла 60.

При завершении цикла опроса в регистре 54 (фиг. 4) находитс  номер выбранного процесса, который дешифрируетс  дешифратором 56, возбужда  соответствующими первый вход элемента И 63, который соответствует выбранному процессу. При подаче сигнала Пуск на другие входы элементов И 63 от группы микрооперационных выходов III блока 6 управлени  устройством обеспечиваетс  стробирование элементов И 63; причем по вл етс  сигнал запуска на соответствующем выходе блока 3 выборки процесса. По этому сигналу запускаетс  соответствующий блок 2 управлени  процессом и начинаетс  фаза Фд попытки перехода на следующий шаг реализации дл  выбранного процесса .

Рестарт блока 2 начинаетс  с проверки логических признаков, коммутируемых с выхода соответствующего бло

151

ка 1, Дальнейшие действи  блока 2 обеспечивают следующие процессы в блоке 1: увеличение содержимого счетчика 14 на 1, считывание очередной  чейки ОЗУ 12 в счетчик 13 и декоди- рование идентификатора  чейки м на дешифраторе 16, после чего выполн ютс  действи , св занные с тем, кака  информаци  содержитс  в считанной  чейке пам ти,

Пусть при выполнении фазы Ф потребовалась установка новых значений переменных состо ни  в блоке 11 переменных состо ни . Это значит, что идентификатором последней считанной  чейки ОЗУ. 12 (фиг. 2)  вл етс  U . В предыдущей считанной  чейке содержалс  номер переменной состо ни . Имеем, что в регистре 18 содержитс  номер переменной состо ни , а в счет чике 13 - значение переменной состо ни . Коммутатор 9 (фиг. 9) обеспечивает коммутацию номера переменной и устанавливаемого значени  с направлени , соответствующего тому блоку управлени  процессом, который работает в рассматриваемый момент (высокий уровень выхода Г соответствует пр мому выходу триггера 37 наличи  управлени , (фиг. 3). Кажда  коммутирующа   чейка 92 содержит групповые элементы И (фиг. 9 S), информаци  с выходов которых снимаетс  при наличии высокого уровн  на входе Г| . Таким образом, на выходы групповых элементов ИЛИ 93 коммутируетс  номер переменной или ресурса , на выходы элемента ИЛИ 94 - с направлений Б - значение переменной состо ни  (или запрашиваема /освобождаема  емкость ресурса), на вы- ход$1 элемента ИЛИ 95 - управл ющие разр ды (группа микрооперационных выходов В работающего блока управлени  процессом).

В рассматриваемом случае установки новых значений переменных состо ний номер переменной с первых выходов коммутатора поступает на дешифратор 115 блока 11 переменных состо ни  (фиг. 12). Под действием управл ющего сигнала обеспечиваетс  сра- батьшание дешифратора 112 и подача сигнала записи на вход С требуемого

триггера 113, в результате записыва етс  информаци  (О или 1), определ ема  состо нием второго входа блока 11 переменных состо ни . Требуемое

25

2954

5 О

0 -5

40

45

50

55

1116

(новое) значение переменной состо ни , поступающее на второй вход блока 11 переменных состо ни , определ етс  из разр дных вторых выходов коммутатора 9. Рассмотрим, как осуществл етс  попытка захвата (освобождени ) ресурсов. Как и в случае установки переменных состо ни , номер провер емого ресурса определ етс  содержимым регистра 18 блока 1 реализации процесса (фиг. 2), а запрашиваема  (освобождаема ) емкость - кодом в счетчике 13, причем освобождаемой емкости соответствует отрицательный код, запрашиваемой емкости - положительный.

Коммутатор 9 обеспечивает выбор соответствующего активному блоку 2 управлени  процессом направлени  коммутации , при этом на входы блока 10 диагностики состо ни  ресурсов поступают соответственно код номера ресурса , код запрашиБаемой/осво.бождае- мой емкости и управл ющие выходы коммутируемого блока 2 управлени  процессом . Управление блоком 10 диагностики состо ни  ресурсов может осуществл тьс  через входы от блока 6 управлени  устройством. ОЗУ 96 (фиг. 10) блока диагностики состо ни  ресурсов содер кит общие (исходные ) емкости ресурсов системы. Обращение к ОЗУ 96 выполн етс  по адресу (номеру ресурса) ,, заносимому с входов рассматриваемого блока. Величина общей емкости опрашиваемого ресурса помещаетс  в регистр 98 и далее через блок 100 коммутируетс  на первые входы узлов 105 опроса ресурсов . Выбор конкретного узла 105 опроса ресурсов, соответствующего прин тому номеру ресурса, реализуетс  возбуждением конкретного выхода дешифратора 104.

Узел 105 работает следующим образом .

В накапливающем сумматоре 109 и регистре 107 хранитс  код, соответствующий текущему значению используемой емкости опрашиваемого ресурса (узлы 105). Величина запрашиваемой/ /освобождаемой емкости через блок 99 поступает на входы узлов 105 опроса ресурсов и далее на мультиплексор 108. Триггер 111 обеспечивает (в данном случае) коммутацию информации с вторых входов узлов 105 опроса ресурсов и далее на сумматор

109. Под действием сигнала управлег- ни  с одного из входов узла 105 оп- .роса ресурсов текущее содержимое акг кумул тора складываетс  с величиной запрапгаваемой/освобождаемой емкости, причём результат сложени  (интерпретирующий новое значение используемой емкости рассматриваемого ресурса при переходе на следующий шаг реализации процесса) сравниваетс  с исходной емкостью данного ресурса, код которой поступает на первые входы узла 105. Управл ющий сигнал от дешифратора 104 блока 10 диагностики состо ни  ресурсов обеспечивает срабатывание схемы 110 сравнени . Б случае, если исходна  емкость ресурса недостаточна (т.е. запрос на ресурс не может быть удовлетворен), на выходе схемы 110 сравнени  имеетс  низкий уровень. Это значит, что процесс нужно заблр- кировать, а дл  всех опрошенных (дан-I ным процессом).ресурсов восстановить их состо ние. Восстановление состо ни  ресурсов осуществл етс  перезаписью содержимого регистра 107 всех узлов 105 опроса ресурсов в сумматор 109 путем изменени  адресных входов мультиплексора 108 и последовательным сбросом сумматора 109 и добавлением содержимого регистра 107.

В регистре 112 хранитс  код последней запрашиваемой/освобождаемой емкости, что используетс  дл  анализа тупиковых ситуаций, возникающих в системе. .

В случае невозможности захвата ресурса или значени  переменной состо ни , не допускающего возможность перехода процесса на следующий шаг реализации, блок 2 управлени  процессом устанавливает триггер 22 (который бьш до этого сброшен) и восстанавливает содержимое счетчика 14 записью в него содержимого счетчика- дублера 15 (запись в счетчик 15 со- . держимого счетчика 14 происходит вс кий раз при успешной попытке перехода процесса на следующий шаг реализа10

15

провер ет логические признаки с первых выходов блока 5 и, есхш отсутствует системный тупик, блок 6 вьщает сигнал пуска соответствующим микрооперационным выходам в группе V выходов блока 6, который коммутируетс  на пусковой вход генератора 71 блока 4 модельного времени.

Индикаци  состо ни  процессов в блоке 5 индика1щи условий осуществл етс  следующим образом. Ключевой схемой в рассматриваемом блоке  вл етс  узел 74 проверки состо ни  (фиг. 7), на входы которого поступают: признак завершени  процесса а. признак блокировки b,

20

25

30

35

40

45

1

и признак завершени  шага

элереализации с-,, соответственно, мент И 85 (фиг,, 7) определ ет неза- вершенньй, незаблокированный и ожидающий процесс,, элемент И 86 - состо ние выполн емого (в фазе Ф ) процесса . Усиленный с выхода элемента И 85 сигнал через элементы ИЛИ 87 и 79 поступает на формирователь 76 импульса , формирующий импульс нужной длительности . Далее этот сигнал поступает , в частности, на один из выходов блока 5 индикации условий и затем через элемент ИШ 8 на запускающий вход блока 6 управлени  устройством, иницииру  тем самым фазу Фд.

. Элемент ИЛИ 77 определ ет условие наличи  хот  бы одного процесса, требующего выполнени  фазы Ф (попытки перехода на следующий шаг реализации ) .

Элемент ИЛИ 78 определ ет наличие в системе хот  бы-одного выполн ющего процесса, а элемент ИЛИ 80 - наличие переполнени  в счетчике 14 адреса блока 1 реализации процесса. Элемент ИЛИ 81 служит дл  разблокировки процессов (сброса триггеров 22 блоков 1).

Элемент И 83 определ ет состо ние тупика в системе, когда все процессы заблокированы, а элемент И 84 - условие завершени  всех процессов в системе (условие завершени  моделиции или при установке переменных сое- ровани ). тЬ ни ). При выполнении фазы Ф блок Триггер 75 обеспечивает блокиров- 6 все врем  опрашивает вторые выходы ку генератора 71 вс ких раз, когда блоков 2. Нулевое содержимое этих вы- любой из процессов завершает очередной шаг реализации. Б этом случае вы- сокий уровень по вл етс  на первом и третьем выходах узла 74 опроса; форходов заставл ет блок 6 инициировать выборку процесса в блоке 3. Окончание выборки в блоке 3 устанавливаетс  блоком 6 в результате проверки первых выходов блока 3. Далее блок 6

мирователь 76 liмпyльcoв обеспечивает подачу сигналов на вход триггера 75

5

провер ет логические признаки с первых выходов блока 5 и, есхш отсутствует системный тупик, блок 6 вьщает сигнал пуска соответствующим микрооперационным выходам в группе V выходов блока 6, который коммутируетс  на пусковой вход генератора 71 блока 4 модельного времени.

Индикаци  состо ни  процессов в блоке 5 индика1щи условий осуществл етс  следующим образом. Ключевой схемой в рассматриваемом блоке  вл етс  узел 74 проверки состо ни  (фиг. 7), на входы которого поступают: признак завершени  процесса а. признак блокировки b,

0

5

0

5

0

5

1

и признак завершени  шага

элереализации с-,, соответственно, мент И 85 (фиг,, 7) определ ет неза- вершенньй, незаблокированный и ожидающий процесс,, элемент И 86 - состо ние выполн емого (в фазе Ф ) процесса . Усиленный с выхода элемента И 85 сигнал через элементы ИЛИ 87 и 79 поступает на формирователь 76 импульса , формирующий импульс нужной длительности . Далее этот сигнал поступает , в частности, на один из выходов блока 5 индикации условий и затем через элемент ИШ 8 на запускающий вход блока 6 управлени  устройством, иницииру  тем самым фазу Фд.

. Элемент ИЛИ 77 определ ет условие наличи  хот  бы одного процесса, требующего выполнени  фазы Ф (попытки перехода на следующий шаг реализации ) .

Элемент ИЛИ 78 определ ет наличие в системе хот  бы-одного выполн ющего процесса, а элемент ИЛИ 80 - наличие переполнени  в счетчике 14 адреса блока 1 реализации процесса. Элемент ИЛИ 81 служит дл  разблокировки процессов (сброса триггеров 22 блоков 1).

Элемент И 83 определ ет состо ние тупика в системе, когда все процессы заблокированы, а элемент И 84 - условие завершени  всех процессов в системе (условие завершени  моделимирователь 76 liмпyльcoв обеспечивает подачу сигналов на вход триггера 75

19 1295

и запускает этим же сигналом блок 6 управлени  устройством. При этом блок 6 управлени  устройством рес- тартует с предыдущей точки прерывани  (т.е. фактически начинает новый 5 цикл выполнени  фазы Ф).

Длина импульса, обеспечиваемого формирователем 76, определ етс  величиной задержки элементом 89, причем триггер 88 в исходном состо нии сбро- Ю шен, а при по влении высокого уровн-  на входе устанавливаетс  в 1 через врем , определ ющее длительность импульса на выходе формировател  76 импульса .

Занесение исходной информации о .моделируемой системе выполн етс  по входам устройства: по входам блоков 1 обеспечиваетс  занесение информации , описьшающей реализации процес- сов, по входам блока 10 заноситс  информаци  об емкост х (объемах) ресурсов системы.

Выходы устройства обеспечивают получение следующей информации: перва  группа выходов блоков служит дл  возврата управлени  (например, управл ющей микро-ЭВМ), выход триггера 37 блока 6 определ ет наличие/отсутствие управлени  со стороны блока 6 уп- равлени  устройством, выходы блоков 1 позвол ют получить коды текущих номеров шагов реализаций процессов, выходы блока 10 устройства - информацию о текущих (занимаемых) емкост х ре- сурсов и величинах последних запросов на ресурсы, а выходы блока 11 устройства - значени  переменных состо ни  устройства, на выходы блока 4 устройства поступает код модельного времени.

Claims (3)

1. Устройство дл  моделировани  дискре -ных систем, содержащее элемент И, элемент ИЛИ, блок диагностики состо ни  ресурсов и блок модельного времени, первый и второй такто- вые выходы блока модельного времени соединены соответственно с первым пр мым и первым инверсным входами элемента И, перва  группа информационных входов блока диагностики, сое-

то ни  ресурсов  вл етс  группой входов задани  ресурсов устройства, а группа выходов блока диагностики состо ни  ресурсов  вл етс  группой вы

5

15

5

0

35

0

45

Q .5,5

1120

ходов текущего состо ни  ресурсов устройства, отличающеес  тем, что, с целью расишрени  функциональных возможностей за счет моделировани  требуемых схем динамических приоритетов и логики взаимодействи  за вок в многофазных системах массового обслуживани , оно дополнительно содержит блок переменных состо ни , коммутатор, блок выборки процесса , блок индикации условий, группу блоков реализации процесса, блок управлени  устройством и группу блоков управлени  процессами, каждый блок реализации процесса группы содержит оперативное запоминающее устройство , информационный и два адресных счетчика, первый и второй дешифраторы , регистр, схему сравнени  на равенство нулю, сумматор, первый, второй и третий триггеры, блок усилени  импульсов, первый и второй элементы Ш1И, группу схем сравнени , группу элементов И, элемент задержки , первьй и второй разр дные выходы первого адресного счетчика соединены соответственно с разр дными входами

второго адресного счетчика и адресными входами оперативного запоминающего устройства, выходы которого со- ед 1нены соответственно с разр дными входами 1П1формационного счетчика, вход управлени  записи которого соединен с выходом элемента задержки, разр дные выходы кодового признака слова информационного счетчика соединены соответственно с входами первого дешифратора, а остальна  группа разр дных выходов информационного счетчика соединена с входами схемы сравнени  на равенство нулю и блока усилени  импульсов, вычитающий вход информационного счетчика подключен к выходу первого элемента И, разр дные выходы второго адресного счет- ч-ика подключены соответственно к разр дным входам первого адресного счетчика , выходы блока усилени  импульсов соединены с информационными входами сумматора, разр дными входами регистра и первыми входами группы сравнени  соответственно, разр дные выходы регистра подключены соответ-- ственно к входам второго дешифратора, выходы которого соединены соответственно с первыми входами элементов И группы, вторые входы которых подключены соответственно к выходам схем сравнени  группы, выходы элементов И

группы подключены соответственно к входам первого элемента ИЛИ, выход первого триггера соединен с первьп и инверсными входами первого и второго элементов И, вторые инверсные входы которых подключены к выходу второго триггера, первьш вход которого соединен с выходом второго элемента ИЛИ выход схемы сравнени  на равенство нулю подключен к первому пр мому входу второго элемента И, каждый блок управлени  процессом, а также блок управлени  устройством содержат посто нное запоминающее устройство, адресный счетчик, регистр микрокоманды , генератор тактовых импульсов, мультиплексор, первый и второй триггеры , дешифратор, первый и второй элементы задержки, четыре элемента И, первый, второй, третий и четвертый элементы ИЛИ, группы выходных элементов И, группу схем сравнени  группу опрашивающих элементов И, выходы посто нного запоминающего устройства подключены к информационным входам регистра микрокоманды, вход записи регистра микрокоманды соединен с выходом первого элемента задержки , вход которого соединен с входом управлени  чтением посто нного запоминающего устройства и первым выходом генератора тактовых импульсов , адресные входы посто нного запоминающего устройства соединены соответственно с разр дными выходами адресного счетчика, разр дными входами которого  вл ютс  выходы мультиплексора , суммирующим входом и входом записи адресного счетчика  вл ютс  соответственно выходы первого и второго элементов ИЛИ, группа адресных разр дных выходов регистра микрокоманды подключена соответственно к первой группе информационных входов мультиплексора, управл ющими входами мультиплексора  вл ютс  выходы первого триггера, группа разр дных выходов номера логического услови  регистра микрокоманды соединена соответственно с входами дешифратора , а группа разр дных выходов кода микрооперации регистра микрокоманды соединена соответственно с первыми входами выходных элементов И группы, вторые входы которых подключены к выходу первого элемента И, выход второго элемента И соединен с входом второго элемента задержки,

0

5

0

5

0

5

0

5

0

5

вьпсод которого подключен к первым входам третьего и четвертого элементов И, выходы которых подключены к . первым входам первого и второго элементов ИЛИ соответственно, выход третьего элемента ИЛИ соединен с первым входом второго триггера и входом останова генератора тактовых импульсов , второй выход которого подключен к первым пр мьп входам первого и второго элементов И, второй пр мой вход первого элемента И и первый инверсный вход второго элемента И соединены с выходом разр да типа микрокоманды регистра микрокоманды, выход разр да значени  логического услови  которого соединен с первыми входами схем сравнени  группы, выходы которых подключены соответственно к первым входам опрашивающих элементов И группы, вторые входы которых подключены соответственно к выходам.дешифратора, а выходы - к входам четвертого элемента ИЛИ, гф мой и инверсный выходы которого соединены с вторыми входами третьего и четвертого элементов И соответственно, вторые входы первого и третьего элементов ИЛИ подк-шочены к выходам соответствующего элемента И группы выходных элементов И, блок выборки процесса содержз1т счетчик, два регистра, первьй и второй дешифраторы , две схемы сравнени , группу узлов опроса, первьш и второй элементы ИЛИ и группу элементов И, группа разр дных выходов счетчика соединена соответственно с информационными входами перЕюго регистра, первого дешифраторе; и парной схемы сравнени , последний разр д счетчика соединен с первым входом первого элемента РШИ, выход которого подключен к входу сброса счетчика, выходы первого дешифратора подключены соответственно к первым входам разрешени  опроса узлов опроса группы, информационные выходы k-ro узла опроса (, М-1) соединены соответственно с информационными входами первой группы (k+1)-ro узла опроса, разр дные выходы второго эегистра подключены соответственно к информационным входам первой группы первого узла опроса, а информационные выходы М-го узла опроса подключены соответственно к входам второй схемы сравнени , выходы окончани  опроса всех узлов опроса подключены соответственно к группе вхо

23

дов второго элемента ИЛИ, выход которого соединен с входом записи первого регистра, разр дкою выходы которого подключены соответственно к входам второго дешифратора, выходы которого подключены к первым входам элементов И группы соответственно, блок индикации условий содержит группу узлов проверки состо ни ,триггер , формирователь импульсов, шесть элементов ИЛИ, два элемента И, первый , второй и третий информационные выходы всех узлов проверки состо ни  группы подключены к входам соответственно первого, второго и третьего элементов ИЛИ, выход третьего элемента ШШ соединен с входом формировател  импульсов, выход которого подключен к первым входам четвертого и п того элементов ИЛИ, выход п того элемента ИЛИ соединен с первым входом триггера, блок переменных состо ни  содержит дешифратор, группу триггеров и блок усили  импульсов, выходы дешифратора подключены соответственно к тактовым входам триггеров , выходы которых соединены соответственно с информационными входами блока усилени  импульсов, блок диаг- ностики состо ни  ресурса содержит элемент задержки, счетчик адреса, оперативное запоминаюш;ее устройство, дешифратор, регистр, группу элементов ШШ, элемент ИЛИ, три блока уси- дени  импульсов и группу узлов опро- са ресурсов, первый и второй информационные входы и управл юш;ий вход каждого узла опроса ресурсов группы подключены к выходам соответственно первтэго, второго и третьего блоков усилени  импульсов, выходы дешифра- -тора соединены соответственно с вхо- дами разрешени  опроса узлов опроса ресурсов, выходы сигнализации о наличии ресурсов которых подключены соответственно к входам элемента ИЛИ выходы первого, второго и третьего элементов ИЛИ группы соединены соответственно с входом записи, суммирующим входом и входом сброса счетчика адреса, разр дные выходы которого подключены соответственно к входам дешифратора и адресным входам оперативного запоминающего устройства, выходы которого подключены соответственно к разр дным входам регистра разр дные выходы которого соединены соответственно с информационными вхо

5

0

54

5

0

5

0

1124

дами второго блока усилени  импульсов , выход четвертого элемента ИЛИ г-руппы подключен к входу записи оперативного запоминающего устройства, вход считывани  которого и вход элемента задержки соединены с выходом п того элемента ИЛИ группы, выход элемента задержки подключен к входу записи регистра, в каждом блоке реализации процесса группы входов записи и считывани  оперативного запоминающего устройства, вход элемента задержки, входы записи ij сброса второго адресного счетчика, входы записи , сброса и суммирующий вход первого адресного счетчика, первьш и второй входы первого триггера, второй вход второго триггера, первьм и второй входы третьего триггера, вход записи регистра, обнул ющий вход и вход разрешени  сложени  сумматора и первый вход второго элемента ИЛИ подключены соответственно к выходам выходных элементов И группы соответствующего блока управлени  процессом, выходы первого, второго и третьего триггеров, первого дешифратора и первого элемента И каждого блока реализации процесса группы подключены соответственно к вторым входам схем сравнени  группы соответствующего блока управлени  процессом,, выходы вторых триггеров всех блоков управлени  процессами, выходы первой и второй схем сравнени  блока выборки процесса , выходы первого, второго и шестого элементов ИЛИ, формировател  импульсов и первого и второго элементов И блока индикации условий, выход элемента ИЛИ и выход переполнени  счетчика адреса блока диагностики состо ни  ресурса подключены соответственно к вторым входам схем сравнени  блока управлени  устройством, вторые входы вторых элементов ИЛИ всех блоков реализации процесса группы подключены к выходу четвертого элемента ШШ блока, индикации условий , выход элемента И устройства соединен с пр мым входом первого элемента ИЛИ всех блоков реализации процесса группы, информационные входы оперативных запоминающих устройств которых объединены и  вл ютс  инфорйаци- онным входом устройства, выходы блока усилени  импульсов блока переменных состо ни   вл ютс  выходами состо ни  переменных устройства и соединены

251

соответственно с вторыми входами схем сравнени  всех блоков реализации процесса группы, выходы сумматоров которых подключены к вторым информационным входам соответствующего узла опроса блока выборки процесса, вторые входы разрешени  опроса узлов опроса которого подключены к выходам вторых элементов соответствующих блоков выборки процесса, выходы блока усилени  импульсов и регистра каждого блока реализации процесса группы соединены с первой группой соответствующих информационных входов коммутатора устройства, втора  группа информационных входов которого соединена с выходами соответствующих выходных элементов И группы всех блоков управлени  процессом, выходы вторых триггеров которых соединены с управл ющими входами коммутатора устройства, перва  группа информационных выходов которого соединена соответственно с входами дешифратора блока переменных состо ни  и раз- р дными входами счетчика адреса блока диагностики состо ни  ресурса, входы первого блока усилени  импульсов которого подключены соответственно к второй группе информационных выходов коммутатора устройства,треть группа информационных выходов которого подключена соответственно к входам третьего блока усилени  импульсо и первым входам элементов ИЛИ группы блока диагностики состо ни  ресурсов информационный выход второй группы коммутатора подключен к ин- формационньм входам триггеров группы блока переменных состо ни , вход раз решени  работы дешифратора которого соединен с первым выходом третьей группы информационных выходов коммутатора устройства, выход элемента ИЛИ и выход переполнени  счетчика адреса блока диагностики состо ни  ресурса подключены к вторым входам соответствующих схем сравнени  всех блоков управлени  процессами, разр дные выходы первых адресных счетчиков всех блоков реализации процессов образуют 1 руппу выходов состо ни  процессов устройства, второй тактовый выход блока модельного времени соединен с первым входом элемента ИЛИ устройст- на и первым входом третьего элемента ИЛИ блока индикации условий, выход триггера которого подключен к второ11 .26

му пр мому пр мому входу элемента И устройства, выход первого триггера каждого блока реализации процесса группы подключен к первому информационному входу соответствующего узла провер1си состо ний и соответствующему входу второго элемента И блока индикации условий, выход второго триггера каждого блока реализации процесса группы подключен к второму информационному входу соответствующего узла проверки состо ний и соответствующему входу первого элемента И блока индикации условий, выход схемы сравнени  на равенство нулю каждого блока реализации процесса группы подключен к третьему информационному входу соответствующего узла проварки состо ний, группа входов шестого элемента И1Ш которого соединена соответственно с выходами переполнени  первых адресных счетчиков блоков реализации процесса группы , каждый вход группы шестого элемента ИЛИ блока индикации условий подключен к выходу соответствующего выходного элемента И группы блока управлени  процессом группы, вход запуска генератора тактовых импуль- сов, первый вход второго триггера и второй вход первого триггера блока управлени  устройством объединены и  вл ютс  входом запуска устройства, входом останова, которого  вл етс  второй вход элемента ИЛИ устройства, выход которого подключен к второму входу третьего элемента ИЛИ блока управлени  устройства, выход второго триггера которого, перва  подгруппа выходов выходных элементов И группы, втора  группа информационных входов мультиплексора и объединенные второй Вход первого триггера и второй вход второго элемента ИЛИ блока управлени  «зтройством  вл ютс  соответственно выходами-входами обмена информацией с ЭВМ, втора  подгруппа выходов выходных элементов И группы блока управлени  устройства подключена соответственно к вторым входам элементов И группы блока диагностики состо ни  ресурса, в блоке выборки процесса вход разрешени  дешифрации первого дешифратора, информационный вход счетчика, второй вход первого элемента ШШ, первый вход второго элемента ИЛИ и объединенные вторые входы элементов И группы под25

2712954

ключены соответственно к выходам третьей подгруппы выходных элементов И группы блока управлени  устройством, выходы четвертой подгруппы выходных элементов И 5 группы которого подключены к вторым входам третьих элементов ИЛИ блоков управлени  процессом группы соответственно , в каждом из которых вход запуска генератора тактовых им- fO пульсов, первый вход первого тригге-- ра и второй вход второго триггера объединены и подключены к выходу соответствующего элемента И группы блока выборки процесса выходы п - той подгруппы выходных элементов И группы блока управлени  устройством соединены соответственно с вторыми входами первого триггера и второго элемента ИЛИ и второй группой ин- 20 формационных входов мультиплексора каждого блока управлени  процессом, а выходы шестой подгрупкы выходных элементов И группы блока управлени  устройства соединены соответственно с вторым входом п того элемента ИЛИ и вторым входом триггера блока индикации условий и входами запуска, останова и сброса блока модельного времени , группа информационных выходов которого  вл етс  выходами времени работы устройства.

2. Устройство по п. 1, о т л и - ,чающеес  тем, что блок модельного времени содержит генератор 35 импульсов, входы запуска и останова которого  вл ютс  входами запуска и останова блока модельного времени, элемент И и счетчик, группа разр дных выходов которого  вл етс  группой информационных выходов блока моделировани , входом сброса которого  вл етс  вход сброса счетчика, выход генератора импульсов  вл етс  первым тактовым выходом блока и соединен с пр мым входом элемента И, выход которого подключен к счетному входу счетчика, выход обнулени  которого  вл етс  вторым тактовым выходом блока и соединен с инверсным входом эле- мента И.

5

54

O 0

5

1128

3. Устройство по п. 1, отличающеес  тем, что узел опроса содержит схему сравнени , элемент задержки, элемент ШШ, два элемента И, регистр и мультиплексор, информационные входы первой и второй групп которого объединены с одноименными группами входов схемы сравнени  и  вл ютс  соответственно первым и вторым информационными входами узла опроса, информационными выходами которого  вл ютс  разр дные выходы регистра , разр дные входы которого соединены соответственно с выходами мультиплексора, первый и второй управл ющие входы которого подключены соответственно к выходу первого элемента И и выходу элемента ИЖ, первым входом разрешени  опроса узла опроса  вл ютс  объединенные первые входы первого и второго элементов И и инверсный вход элемента ИЛИ, пр мой вход которого подключен к выходу второго элемента И, вторые входы элементов И и вход элемента задержки объединены и  вл ютс  вторым входом разрешени  опроса, выхрд элемента задержки соединен с входом записи регистра, выход первого элемента И  вл етс  выходом окончани  опроса узла опроса, а выходы Больше или равно и Меньше схемы сравнени  соединены с третьими входами соот- ветстве;нно первого и второго элемен- тоц И.

4 о Устройство по п. 1, отличающеес  тем, что узел проверки состо ни  содержит, первый и второй элементы И и элемент ИЖ, выходы которых  вл ютс  соответствен- но первым, вторым и третьим информационными выходами узла проверки состо ни , выход первого элемента И подключен к входу элемента ИЛИ, а одноименные входы элементов И объединес

ны и  вл ютс -.соответственно первым , вторым итретьим информационными входамиузла проверки состо ни .

f J.

ТВ

n

2f

r;

(a

|C Z

JT

«

L

5i7

mi

ТП

a

f

i

/77

H

Л7.

:h

«

n

||«лй/« ,

ЯЛ9

tmi t.S

:«А2

ГлгЗ

Vui.

СРи.2.6

0 Ci 85

Лб/1окд 1

Нд.ну78

Н блоку 79

Риг1

(Риг.9

xfл.г,f

«

1 g7РТз с /77 dffOfia Wu

Ш К

W9

От б/гона 99

6/toHQ ЮЧ

Ч

Л

Г W

Зп

иг

t

АУ8 -г о

Ндло уюб дыкод Выкоо (риг.11

Сброс

105

От 6лока 101

I

Зп

иг

Вы

Лдй

  блоку 7 « блоку 1,6 xoff

Фиг.П

/BSod описаний/ (ноуа/ о) /

Выполнить дейстби , сб зан ные с попыткой перехода на следующий шаг реализации

TpeSyemcS станобка переменных состо ни 

Да

Процесс

росматрибаетс  перSt/u pas

Нет

Нет

Да

7

Раэ5локиро5ат1)(6се процессы

а. Устанабить переменные

состо ниа;

S. Выполнить пробери у ноли- чи  docmynHbif. ресурсоб

Нет

W

L

и

Завершить Hode/iupoSanue 6t)idaveu сообщени  о SfiOKUpoSKC

Запустить моде/гднош таймер и ждать пербого о нулениа счетчика бремени реализации /7/odago быполн емого процесса. При обнулении сметчика оста - побить таймер и раз локиро- бать процессы

а

Занести 6 с етчик- -таинер данного процесса очередное значение бремени реализации. Процесс получает статус ,: прербанногр Pa3f/70Kupo о а mil бее процессы

Восстанобить состо ние процесса и за6.покиробатй eeo t спросить триггер просмотра

Составитель В.Фуьсалов Редактор И. Николайчук Техред И. Попович Корректор А.Обручар

ив-в -- -и -™-чм1в- ------«-- - - - -р--™

Заказ 619/56 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4