SU913361A1 - Устройство ввода-вывода цвм1 - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике, в частности к техническим средствам сбора и обработки информации, и может быть использовано для организации диалогового режима обмена информацией в системах коллективного пользования вычислительными ресурсами, мультипрограммных вычислительных системах, системах и классах для автоматизированного обучения и контроля знаний.

Известно устройство для управления памятью в многопроцессорной системе ί поточной обработки, содержащее входную шину, системный таймер, выходную шину, несколько блоков памяти с произвольным обращением и несколько блоков памяти с односторонним обращением. К процессору и блокам памяти подключено устройство управления доступом к блокам памяти, которое содержит: узел для приема тактовых сигналов от процессора, узел, который по тактовым сигналам вырабатывает сигналы синхронизации в цикле памяти на нескольких частотах, узел для приема адреса . и Команды от процессора, дешифратор, узел выборки ЦI.

2

Недостатком устройства является сложный алгоритм обмена данными.

Известно также устройство для сопряжения процессора с устройствами ввода-вывода, содержащее блок обработки инструкций про$ цессора, регистр связи с процессором, регистр масок, блок анализатора приоритетов, регистр запросов, блок выдачи адреса, блок выдачи данных, подканалы по числу устройств вводавывода, каждый из которых содержит регистр

^,0 управляющих слоев, формирователь управляющих сигналов, регистр записи, регистр чтечения, управляемый счетчик машинных' тактов (2).

Недостатком устройства является сложность

¹⁵ алгоритма обмена информацией и отсутствие возможности реализации режима пакетной обработки информации.

Наиболее близким к изобретению по технической сущности и достигаемому эффекту ® является .устройство для сопряжения терминальных устройств с вычислительной машиной,

содержащее арифметико-логическое устройство,

блок операционных регистров, оперативное за913361

3

поминающее устройство, регистр команд, постоянное запоминающее устройство, счетчик адреса команд, блок микропрограммного управления, блок анализа связи с терминальными устройствами, терминалы, блок программной настройки, блок приоритетной инициализации обработки. Устройство позволяет повысить эффективность обработки информации за счет первичной обработки (31.

Однако устройство имеет сложную структуру и алгоритм обмена и требует значительных затрат процессорного времени при реализации операции обмена.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что в устройство ввода-вывода информации, содержащее первый блок оперативной памяти, блок обмена, два элемента ИЛИ и группу терминалов, причем выход записи, выход чтения, первый информационный и опросный выходы и первый информационный вход блока обмена соединены соответственно со входами записи терминалов, со входами чтения терминалов, с информационными и опросными входами терминалов и с информационными выходами терминалов, введены второй блок оперативной памяти, таймер, два входных и два выходных коммутатора, блок управления коммутацией и генератор импульсов, причем выход первого и второго входных коммутаторов соединены со входами соответствующих блоков оперативной памяти, выходы* первого и второго блоков оперативной памяти соединены с информационными входами соответствующих выходных коммутаторов, первые кодовые входа первого и второго входных коммутаторов являются адресными и информационными входами и выходами записи и чтения устройства, вторые кодовые входа входных коммутаторов соединены с адресным и вторым информационным выходами и выходами записи и чтения , блока обмена. Первые выхода первого и второго выходных коммутаторов и вторые выхода первого и второго выходных коммутаторов через соответствующие элементы ИЛИ соединены соответственно со вторым информационным входом блока обмена и с информационным выходом устройства, первый и второй задающие выхода блока управления коммутацией соединены соответственно с первыми и вторыми управляющими входами входных и выходных коммутаторов, третий задающий выход блока управления коммутацией является выходом конца цикла устройства и соединен с входом блока обмена, выход генератора импульсов соедииен с тактовыми входами терминалов, блока обмена и таймера, выход конца обмена

4

блока обмена соединен с установочным входом таймера и с первым признаковым входом блока управления коммутацией, второй признаковый вход которого является

₅ входом конца обмена устройства, выход таймера соединен с запускающим входом блока обмена, гасящий выход которого соединен со входом сброса таймера, группа запросовых входов которого соединена с выходами го^0 товности терминалов.

Поставленная цель достигается тем, что

блок обмена содержит регистр адреса, счетчик байтов, дешифратор нулевого состояния,' регистр сдвига, триггер записи, триггер чтения,

15 регистр данных, дешифратор конца чтения, узел элементов И, шесть элементов И, три элемента ИЛИ, формирователь импульсов, элемент НЕ, элемент задержки, причем второй информационный вход блока соединен с информацион20 ным входом счетчика байтов, и информационным входом узла элементов И, вход конца цикла блока соединен со входом сброса счетчика байтов, с первым входом первого элемента И, с нулевым входом триггера записи,

2₅ с единичным входом триггера чтения, выход последнего разряда регистра сдвига соединен с первым входом первого элемента И, с нулевым входом триггера чтения, с единичным входом триггера записи, со входом первого

20 разряда регистра сдвига и со вторым входом первого элемента ИЛИ, выход которого соединен с первым входом регистра адреса, выход регистра адреса является адресным выходом блока, прямой выход триггера записи соединен со входом формирователя импуль³⁵ сов И с первым входом второго элемента И, второй вход которого соединен с тактовым входом блока и с первым входом третьего элемента И, второй вход которого и выход записи блока соединен с прямым выходом триггера чтения, второй вход второго элемента И соединен с запускающим входом блока, вход третьего элемента И соединен с первым входом четвертого элемента И, выход третьего элемента И соединен с первыми входа- ‘

** ми пятого и шестого элементов И, выхода второго и третьего элементов И через второй

- элемент ИЛИ и элемент задержки соединены со вторым входом регистра адреса, выход формирователя импульсов соединен с гасящим выходом блока, со входами второго и последнего разрядов регистра сдвига, разрядные выходы регистра сдвига (кроме первого и последнего разрядов) соединены с опорным выходом блока, выход счетчика байтов через

55 дешифратор нулевого состояния соединен со ·

вторым входом пятого элемента И, со входом элемента НЕ и с разрешающим входом счетчика байтов, выход элемента НЕ сое5 913361

6

даней с управляющим входом узла элементов И и со вторым входом шестого элемента И, выход которого соединен с вычитающим входом счетчика байтов, первый информационный вход блока соединен со входом регист- 5 ра данных, выход которого соединен со вторым информационным выходом блока и со входом дешифратора конца текста, выход которого соединен со вторыми входами первого и четвертого элементов И, выход четвертого ю и выход пятого элементов И через третий элемент ИЛИ соединены с продвигающим входом регистра сдвига, выход узла элементов И является первым информационным выходом блока, а выход первого элемента И 15 является выходом конца обмена блока.

Поставленная цель достигается тем, что таймер содержит счетчик, два триггера, пороговый элемент, элемент И и элемент ИЛИ, причем тактовый вход таймера ’и прямой выход пер- 20 вого триггера через элемент И соединены со счетным входом счетчика, выход которого и выход порогового элемента через элемент ИЛИ соединены с единичным входом второго триггера, прямой выход которого является выхо- 25 дом блока, вход сброса блока соединен со входом сброса счетчика и с единичным входом первого триггера, нулевые входы первого и второго триггеров соединены с установочным входом таймера, группа запросных вхо- зо дов блока соединена со входами порогового элемента.

Поставленная цель достигается также тем, что терминал содержит наборный узел, регистр запросов, триггер готовности, триггер управления, три дешифратора, шифратор, регистр данных, узел индикации, два блока элементов И, блок элементов ИЛИ, четыре элемента И, причем первый выход наборного узла соединен с информационным входом ре- ₄₀ гистра запросов и входом первого дешифратора, инверсный выход триггера готовности соединен ,с первыми входами первого и второго элементов И, второй выход наборного узла соединен со вторым входом первого элемента И, выход которого и выход третьего элемента И соединены соответственно с первым и вторым управляющими входами регистра запросов, выход которого соединен с управляющим входом первого блока элементов И, информационный вход которого соеди нен с выходом четвертого элемента Инс первым входом третьего элемента И, прямой вход триггера готовности соединен с выходом готовности терминала и с первым входом четвертого элемента И, вторые входы второго и четвертого элементов И соединены со входом чтения терминала, опросный вход терминала соединен с третьими входами второго и четвертого элементов И и с первым управляющим входом второго блока элементов И, выход первого блока элементов И соединен с первым входом блока элементов ИЛИ и через второй дешифратор с нулевым входом триггера готовности и с единичным входом триггера управления, прямой выход триггера управления и вход записи терминала соединены соответственно со вторым и третьим управляющими входами второго блока элементов И, выход которого через третий дешифратор соединен с нулевым входом триггера управления, а через регистр данных со входом узла индикации, тактовый вход таймера соединен со вторым входом третье- . го элемента И, выход второго элемента И через шифратор соединен со вторым входом блока элементов ИЛИ, выход которого является информационным выходом терминала, информационный вход которого соединен с информационным входом второго блока элементов И.

Поставленная цель достигается ί также тем,, что блок управления коммутацией содержит элемент ИЛИ, два триггера, элемент И, причем первый и второй признаковые входы блока через элемент ИЛИ соединены с первым входом элемента И и с первым входом первого триггера, выход которого соединен со вторым входом элемента И, выход элемента И соединен со счетным входом второго триггера, с вторым входом первого триггера, и с третьим задающим выходом блока, первый и второй задающие выходы блока соединены соответственно с прямым и инверсным выходами второго триггера.

На фиг. .1 представлена структурная схема устройства; на фиг. 2 — структурная схёма блока обмена; на фиг. 3 — структурная схема таймера; на фиг. 4 — структурная схема терминала; на фиг. 5 - структурная схема блока управления коммутацией.

Устройство ввода-вывода содержит {фиг. 1) генератор импульсов I, блок обмена 2, адресный вход 3 устройства, информационный вход 4 устройства, вход записи 5 устройства, вход чтения б устройства, первый блок 7 оперативной памяти, второй блок 8 оперативной памяти, элементы И 9-12, элемент ИЛИ 13, * элементы ИЛИ 14 и 15, второй информационный вход 16 блока обмена, терминалы 1?! — 17η, первый информационный выход 18 блока обмена, опросный выход 19, блока обмена, первый информационный вход 20 блока обмена, тактовые входы 21 терминалов, таймер 22 с установленным входом 23, сбросовым входом 24, блок 25 управления коммутацией, выходной коммутатор 26, входной коммутатор 27. Позицией 28 обозначена ЦВМ.

7 913361 8

Блок обмена содержит (фиг. 2) регистр адреса 29, элемент ИЛИ 30, элемент 31 задержки счетчик 32 байтов, дешифратор 33 нулевбго состояния, элемент НЕ 34, элементы И 35 и 36, элемент ИЛИ 37, регистр 38 сдвига, 5 триггер 39 записи, триггер 40 чтения, элементы И 41—43, формирователь 44 излучения импульсов, элемент ИЛИ 45, элемент И 46, дешифратор 47 конца текста, регистр 48, узел 49 элементов И. <0

Таймер содержит (фиг. 3) счетчик 50, элемент И 51, элемент ИЛИ 52, пороговый элемент 53, триггеры 54 и 55.

Терминал содержит (фиг. 4) наборный узел 56, регистр 57 запросов, первый деши- ,5 фратор 58, триггер 59 готовности, элементы И 60—63, второй дешифратор 64, шифратор 65, блоки 66 и 67 элементов И, блок 68 элементов ИЛИ, триггер управления 69, третий дешифратор 70, регистр 71 данных, узел 20 индикации 72.

Блок управления коммутацией содержит (фиг. 5) элементы И 73 и 74, триггеры 75 и 76,

Устройство работает следующим образом.

В исходном состоянии блок 2 формирует 25 сигнал ”Конец обмена” по шине 23, поступающий через элемент И 73 и взводящий триггер 75. Одновременно ЦВМ 28 по входам 3—5 заносит , информацию в один из блоков V или 8. Подключение конкрет- 30 ного состояния блока 7 и 8 обеспечивается состоянием триггера 76, коммутирующего соответствующие коммутаторы 27. После занесения информация ЦВМ 28 выдает сигнал ”Конец обработки”, поступающий через подготовленный элемент И 74 на счетный вход триггера 76. В результате триггер 76 переходит в противоположное состояние, чем обеспечивается подключение заполненного информацией от ЦВМ 28 блока 7 или 8 к блоку 2 для выдачи информации на терминалы 17. Например, блок 7 подключается к ЦВМ 28, а блок 8 - к блоку 2. Одновременно сигнал с элемента 74 как "Конец цикла” поступает в ЦВМ 28 и блок 2. В блоке 2 этот сигнал сбрасывает счетчик 32 и через элемент ИЛИ 30 — регистр 29, а также переводит триггер 40 чтения в единичное состояние, а триггер 39 записи — в нулевое. Кроме того, сигнал "Конец цикла” устанавливает в единицу первый разряд регистра 38. Единичный сигнал с ⁵⁰ триггера 40 подключает генератор 1 через элементы И 43 и ИЛИ 45 и элемент 31 задержки к выходу регистра 29. Производится обращение к подключенному блоку, например 8, по О-му адресу, где записано число бай- ⁵⁵ тов, которое направляется на 1-й терминал 17. Это число записывается как счетчик 32. Сигнал от генератора 1 через элемент И 36 и

элемент ИЛИ 37, при разрешении от дешифратора 33 поступает на сдвиговый вход регистра 38, сдвигая содержимое регистра (единицу) на один разряд вправо, В этот момент срабатывает элемент 31 задержки, и в ре- ι гистр 29 добавляется единица. Таким образом, на регистре 29 содержится адрес следующего байта в подключенном к блоку 2 блоке памяти в данном случае 8, на счетчике 32 — число байтов, подлежащих передаче на первый терминал 17, а на регистре 38 единица во втором разряде, что разрешает подключение первого терминала 17 к выходу блока памяти через коммутатор 26, элемент ИЛИ 15 и блок 2, после каждого обращения к блоку 8, содержимое счетчика 32 уменьшается на единицу, а содержимое регистра 29 увеличивается на единицу. Передача информации на выбранный терминал 17 происходит до полного обнуления счетчика 32, после чего в счетчик 32 заносится новое значение (под управление дешифратора 33) и осуществляется сдвиг регистра 38 на один разряд вправо. Подключается следующий терминал 17. В терминале 17 в исходном состоянии триггер 59 в нулевом состоянии, а триггер 69 —

в. единичном. В процессе чтения информации из памяти информация побайтно из блока 2 по шине 18 поступает на открытый по шинам 19 и 5 блок элементов И 67, с которого информация поступает в регистр 71 и выводится абоненту с помощью узла 72. Последний байт сообщения является символом конца текста, который распознается дешифратором 70, формирующим импульс, переводящий в нулевое состояние триггер 69, чем запрещается дальнейшая запись информации в данный терминал 17.

После обмена с последним терминалом 17 происходит сдвиг единицы в регистре 38 блока 2 в последний разряд, что вызывает сброс триггера 40 в нуль, установку триггера 39 в единичное состояние, обнуление регистра 29 и запись единицы в первый разряд регистра 38. С регистра 39 снимается потенциал, преобразуемый формирователем 44 в импульс, который устанавливает второй разряд регистра 38 в единичное состояние и сбрасывает последний разряд этого регистра в нуль. Этот же сигнал по входу 24 поступает в таймер 22. В результате триггер 54 переходит в состояние, разрешающее поступление импульсов от генератора 1 через элемент И 51 на счетный вход счетчика 50. В результате через определенное время, измеряемое счетчиком 50, либо до поступлению на пороговый элемент 53 определенного числа сигналов готовности от терминалов 17 с. элемента ИЛИ 52 снимается сигнал на триггер 55, чем обеспечивается на9 913361 1°

чало операции записи в блок 8 из терминалов 17.

Параллельно с описанными операциями ЦВМ 28 выполняется действие по выборке и обработке информации, записанной в блок 7 (ес- 5 ли запросы или данные были введены пользователями в предыдущем цикле).

В терминалы 17 данные, подлежащие обработке в ЦВМ 28, заносятся .с помощью набор-’ ного узла 56 в регистр 57. При этом каждый щ байт анализируется дешифратором 58 на символ конца текста. В процессе работы имеется возможность сбросить выбранную информацию с помощью элемента И 60 и повторить ввод.

Если дешифратор 58 формирует сигнал на выходе, то взводится триггер 59 и данный терминал переходит в режим ожидания опроса.

Запись новой информации блокируется в этот момент триггером 69. Запись информации от терминалов 17 в блок 7 (или 8) 20

происходит следующим образом. Единица в первом разряде регистра 38 разрешает подключение первого из терминалов 17 к линии 20 шины связи для записи информации в блок памяти через регистр 48 по выходу 4 25

блока 2. Информация считывается из терминала 17, если на элемент И 63 поступил разрешающий потенциал от элемента И 61. На сдвиговый вход регистра 57 поступают импульсы от генератора 1. Информация побайтно через зд блок элементов И 66 и блок элементов ИЛИ 68 поступает на вход 20. Конец текста фиксируется дешифратором 64, формирующим сигнал, переводящий триггер 59 и 69 в исходное состояние. Если терминал 17 не готов, то с шифратора 65 снимается через блок 68 элементов ИЛИ на выход 20 символ "Конец текста". После записи очередного символа в блок 8 происходит коррекция регистра 29 на единицу. После поступления сигнала "Конец текста”, дешифратор 47 вырабатывает сигнал сдвига регистра 38 для подключения следующего терминала 17. Когда сдвигаемая единица займет последний разряд регистра 38, то по совпадению этого сигнала и очередного сигнала "Конец текста” по входу 23 подготовится триггер 75 и по поступлению сигнала конца обработки от ЦВМ 28 происходит переключение триггера 76, что вызывает подключение блока 8 к ЦВМ 28, а блока 7 к блоку 2. Устройство готово к новому цик- ⁵⁰ лу работы.

Изобретение позволяет повысить быстродействие известного устройства за счет исключения операций прерывания работы ЦВМ и режима периодического приоритетного обслу- ⁵⁵ живания терминалов.

устройство позволяет упростить программное обеспечение ЭВМ и согласовать момент

обмена информацией с интенсивностью поступ-( ления заявок на обмен от терминалов (что регламентируется блоком таймера).

Устройство обеспечивает также пакетный режим обработки запросов в ЭВМ, который является наиболее эффективным ,πς скорости обработки информации, режимом функционирования ЭВМ в системах коллективного доступа.

Claims (5)

1. Формула изобретения

   1. Устройство ввода-вывода ЦВМ, содержащее первый блок оперативной памяти, блок обмена, два элемента ИЛИ и группу терминалов, причем выход записи, выход чтения, первый информационный и опросный выходы и первый информационный вход блока обмена соединены соответственно со входами записи терминалов, со входами чтения терминалов, с информационными и опросными входами терминалов и с информационными выходами терминалов, отличающееся, тем, что, с целью повышения быстродействия, оно содержит второй блок оперативной памяти, таймер, два входных и два выхбдных коммутатора, блок управления коммутацией, генератор импульсов, причем выход первого и второго входных коммутаторов соединены со входами соответствующих блоков оперативной памяти, выходы первого и второго блоков оперативной памяти соединены с информационными входами соответствующих выходных коммутаторов, первые кодовые входы первого и второго входных коммутаторов являются адресными и информационными входами и входами записи я чтения устройства, вторые кондовые входы входных коммутаторов соединены с адресным и вторым информационным выходами и выходами записи и чтения блока обмена, первые выходы первого и второго выходных коммутаторов и вторые выходы первого и второго выходных коммутаторов через соответствующие элементы ИЛИ соединены соответственно с вторым информационным входом блока обмена и с информационным выходом устройства, первый и второй задающий выходы блока управления коммутацией соединены соответственно с первыми и вторыми управляющими входами входных и выходных коммутаторов, третий задающий выход блока управления коммутацией является выходом конца цикла устройства и соединен со входом блока обмена, выход генератора импульсов соединен с тактовыми входами терминалов, блока обмена и таймера, выход конца обмена блока обмена соединен с установочным входом таймера и с первым признаковым входом блока управления

   11 9133

   коммутацией, второй признаковый вход которого является входом конца обмена устройства, выход таймера соединен с запускающим входом блока обмена, гасящий выход которого соединен со входом сброса таймера, группа ₅ запросных входов которого соединена с выходами готовности терминалов.
2. 2. Устройство по п. ^отличающееся тем, что блок обмена содержит ^е- ι гистр адреса, счетчик байтов, дешифратор ну- ц? левого состояния, регистр сдвига, триггер записи, триггер чтения, регистр данных, дешифратор конца чтения, узел элементов И, шесть элементов И, три элемента ИЛИ, формирователь импульсов, элемент НЕ, элемент задерж- ₁₅ ки, причем второй информационный вход блока соединен с информационным входом счетчика байтов и информационным входом узла элементов И, вход конца цикла блока соединен со входом сброса счетчика байтов, с первым входам первого элемента И, с нулевым входом триггера записи, с единичным входом триггера чтения, выход последнего разряда регистра сдвига соединен с первым входом первого элемента И, с нулевым входам триггера чтения, с единичным входом триггера записи, со входом первого разряда регистра сдвига и со вторым входом первого элемента ИЛИ, выход которого соединен с первым входом регистра адреса, выход регистра адреса является адресным выходам блока, прямой выход' триггера записи соединен со входом формирователя импульсов и с первым входом второго элемента И, второй вход которого соединен с тактовым входом блока и с первым входом третьего эле- ³⁵ мента И, второй вход которого и выход записи блока соединены с прямым- выходом триггера чтения, второй вход второго элемента И соединен с запускающим входом блока, вход третьего элемента И соединен с первым входом четвертого элемента И, выход третьего элемента И соединен с первыми входами пятого и шестого элементе» И, выходы второго и третьего элементов И через второй элемент ИЛИ и элемент задерж- 45 ки соединены со вторым входом регистра адреса, выход формирователя импульсов соединен с гасящим выходам блока, со входами второго и последнего разрядов регистра сдвига, разрядные выходы регистра сдвига (кро- 50 ме первого и последнего разрядов) соединены с опорным выходом блока, выход счетчика байтов через дешифратор нулевого состояния соединен со вторым входом пятого элемента И, со входом элемента НЕ и с раз- 55 решающим входом счетчика байтов, выход элемента НЕ соединен с управляющим входом узла элементов И и со вторым входом шес51 12

   того элемента И, выход которого соединен с вычитающим входом счетчика байтов, первый информационный вход блока соединен со входом регистра данных, выход которого соединен со вторым информационным выходом блока и со входом дешифратора конца текста, выход которого соединен со вторыми входами первого и четвертого элементов И, выход четвертого и выход пятого элементов И через третий элемент ИЛИ соединены с продвигающим входом регистра сдвига, выход узла элементов И является первым информационным выходом блока, а выход первого элемента И является выходом конца обмена блока.
3. 3. Устройство поп. 1, отличающее с я тем, что таймер содержит счетчик, два триггера, пороговый элемент, элемент И и элемент ИЛИ, причем тактовый вход таймера и прямой выход первого триггера через элемент И соединены со счетным входом счетчика, выход которого и выход порогового элемента через элемент ИЛИ соединены с единичным входом второго триггера, прямой выход которого является выходом блока, вход сброса блока соединен со входом сброса счетчика и с единичным входом первого триггера, нулевые входы первого и второго триггеров соединены с установочным входом таймера, группа запросных входов блока соединена со входами порогового элемента.
4. 4. Устройство по η. I, отличающееся тем, что терминал содержит наборный узел, регистр запросов, триггер готовности, триггер управления, три дешифратора, шифратор, регистр данных, узел индикации, два блока элементов И, блок элементов ИЛИ, четыре элемента И, причем первый выход наборного узла соединен е информационным входам регистра запросов и входом первого дешифратора, инверсный выход триггера готовности соединен с первыми входами первого и второго элементов И, второй выход наборного узла соединен со вторым входом первого элемента И, выход которого и выход третьего элемента И соединены соответственно

   с первым и вторым управляющими входами регистра запросов, выход которого соединен с управляющим входом первого блока элементов й, информационный вход которого соединен с выходом четвертого элемента И и с первым входом третьего элемента И, прямой вход триггера готовности соединен с выходом готовности терминала и с первым входом четвертого элемента И, вторые входы второго и четвертого элементов И соединены со входом чтения терминала, опросный вход терминала соединен с третьими входами второго и четвертого элементов И и с пер13 ‘ 9

   вым управляющим входом второго блока элементов И, выход первого блока элементов И соединен с первым входом блока элементов ИЛИ и через второй дешифратор с нулевым входом триггера готовности и с единичным входом триггера управления, прямой выход триггера управления > и вход записи ' терминала соединены соответственно со вторым и третьим управляющими входами второго блока элементов И, выход которого через третий дешифратор соединен с нулевым входом триггера управления, а через регистр данных - со входом узла индикация, тактовый вход таймера соединен со вторым входом третьего элемента И, выход второго ,5 элемента И через шифратор соединен со вторым входом блока элементов ИЛИ, выход которого является информационным выходом терминала, информационный вход которого соефшен с информационным входом второго блока элементов И.
5. 5. Устройство поп. ЬотпичающЬ е с я тем, что блок управления коммутацией

   14

   содержит элемент ИЛИ, два триггера, элемент И, причем первый и второй признаковые входы блока через элемент ИЛИ соединены с первым входом элемента И и с первым входом первого триггера, выход которого соединен со вторым входом элемента И, выход элемента И соединен со счетным входом второго триггера, с вторым входом первого триггера и с третьим задающим выходом блока, первый и второй задающие выходы блока соединены соответственно с прямым и инверсным входами второго триггера.