SU1151962A1 - Микропрограммное устройство управлени - Google Patents

Abstract

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее два блока пам ти, микрокоманд, коммутатор, регистр микрокоманд и блок проверки условий , причем выход кода микроопераций регистра микрокоманд  вл етс  выходом устройства, группа выходов кода логических условий регистра микрокоманд соединена с первой группой входов блока проверки условий, втора  группа входов которого  вл етс  группой входов логических условий устройства, информационный вход регистра микрокоманд соединен с выходом коммутатора, первый и второй информационные входы которого соединены соответственно с выходами кодов операций и логических условий первого и второго блоков пам ти микрокоманд, первый и второй выходы блока проверки условий соединены соответственно с первым и вторым управл ющими входами коммутатора , отличающеес  тем, что, с целью сокращени  оборудовани , оно содержит первьй и в.торой блоки формировани  адреса, причем, первый и второй управл ющие входы первого и второго блоков формировани  адреса соединены соответственно с первым и вторым выходами блока проверки условий , выходы первого и второго блоков формировани  адреса соединены соответственно с адресными входами первого и второго блоков пам ти микрокоманд, выходы кода адреса которых соединены соответственно с информационными вхо (Л дами первого и второго блоков формировани  адреса. 2. Устройство по п. 1, отличающее с   тем, что каждый из блоков формировани  адреса содержит регистр, коммутатор и сумматор, причем выход регистра соединен с информационным входом сумматора и  вл ел етс  выходом блока, информационный вход регистра соединен с выходом со коммутатора, первый и второй управОд л ющие входы которого  вл ютс  соотtc ветственно первым и вторым управл ющими входами блока, первый информационный вход коммутатора соединен с выходом сумматора, вход переноса которого подключен к шине единичного потенциала, второй информационный вход коммутатора  вл етс  информа- ,ционным входом блока.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении управл ющих автоматов. Известно микропрограммное устройство управлени , содержащее блок пам ти , регистр микрокоманд, состо щий из пол  микроопераций, пол  логических условий и адресного пол , счетчи адреса микрокоманд и блок проверки условий, включающий дешифратор, группу элементов И и элемент ИЖ 1 Недостатком этого устройства  вл етс  низкое быстродействие,, так как длительность автоматного тока складьшаетс  из времени счета в счетчике адреса микрокоманд, времени выборки микрокоманды из блока пам ти и времени ее выполнени  в операционном автомате. Известно также микропрограммное устройство управлени , содержащее блок пам ти, регистр микрокоманд, состо щий из пол  микрокоманд, пол  логических условий и двух адресных полей, коммутатор, группу элементов И, элемент ИЛИ и элемент НЕ L2J. Хот  в сравнении с предыдущим устройством данное устройство и имеет несколько более высокое быстродействие (в нем длительность автомат ного такта уменьшена на врем  счета в счетчике адреса микрокоманды), однако оно также обладает низким быстродействием , так как в нем выборка следующей микрокоманды не может быть осуществлена во врем  выполнени  в операционном автомате предьщущей микрокоманды. Наиболее близким по технической сущности к Изобретению  вл етс  микропрограммное устройство управлени , содержащее два блока пам ти, коммутатор, регистр и блок проверки условий, причем первый и второй информационные входы коммутатора соеди нены с выходами соответственно первого и второго блоков пам ти, выход коммутатора соединен с информационным входом регистра, первый выход которого  вл етс  информационным выходом устройства, второй выход соединен с информационным входом блока проверки, условий, третий выход  вл етс  адресным входом блоков пам ти второй информационный вход блока про верки условий  вл етс  группой входо условий устройства, первый и второй выходы блока проверки условий соеди2J нены соответственно с первым и втоipbiM разрешающими входами коммутатора 3J. Известное устройство обеспечивает значительно более высокое быстродействие по отношению к предыдущим, так как в нем длительность автоматического такта существенно сокращена за счет распараллеливани  процессов выполнени  текущей микрокоманды и выборки следующей. Однако недостатком его  вл етс  большое количество используемого оборудовани , поскольку суммарна  емкость двух блоков пам ти значительно превьшает минимально необходимую емкость пам ти, требуемую дл  размещени  микропрограмм (минимально необходима  емкость пам ти при использовании микропрограммных устройств управлени  равна числу операторных вершин в граф-схемах рё ализуемых : ими микропрограмм). Цель изобретени  - сокращение количества используемого оборудовани . Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее два блока пам ти микрокоманд, коммутатор, регистр микрокоманд и блок проверки условий, причем выход кода микроопераций регистра микрокоманд  вл етс  выходом устройства, группа вьпсодов кода логических условий регистра микрокоманд соединена с первой группой входов блока проверки условий, втора  группа входов которого  вл етс  группой входов логических условий устройства, информационный вход регистра микрокоманд соединен с выходом коммутатора, первый и второй информационные входы которого соединены соответственно с выходами кодов операций и логических условий первого и второго блоков пам ти микрокоманд , первый и второй выходы блока проверки условий соединены соответственно с первым и вторым управл ющими входами коммутатора, вв1едены первый и второй блоки формировани  адреса , причем первый и второй управл ющие входы первого и второго блоков формировани  адреса соединены соответственно с первым и вторым выходами блока проверки условий, выходь первого и второго блоков формировани  адреса соединены соответственйо с адресными входами первого и второго блоков пам ти микрокоманд, выходы кода адреса которых соединены соответственно с информационными входам первого и второго блоков формировани  адреса. Кроме того, каждый из блоков фор мировани  адреса содержит регистр, коммутатор и сумматор, причем В.ЫХОД регистра соединен с информационным входом сумматора и  вл етс  выходом блока, информационньй вход регистра соединен с выходом коммутатора , первый и второй управл ющие входы которого  вл ютс  соответстве нно первым и вторым управл ющими входами блока, первый информационный вход коммутатора соединен с выходом сумматора, вход переноса кото рого подключен к шине единичного потенциала, второй информационный вход коммутатора  вл етс  информационным входом блока. На фиг. 1 приведена структурна  схема предлагаемого микропрограммно го устройства управлени ; на фиг.2 функциональна  схема блока проверки условий; на фиг. 3 - функциональна  схема блока формировани  адреса; на фиг. 4 и 5 - соответственно граф-схема микропрограммы и принцип ее размещени  в блоках пам ти предлагаемого устройства; на фиг. 6 принцип размещени  в блоках пам ти предлагаемого устройства микропрограммы , приведенной в описании известного устройства L3 J; на фиг 7 размещение этой микропрограммы в блоках пам ти известного устройства на фиг. 8 - график уменьшени  объема при применении предлагаемого устройства в сравнении с известным устройством в зависимости от процентного отношени  числа условных вершин к операторным в граф-схемах используемых в них микропрограмм. Микропрограммное устройство упра лени  (фиг. 1) содержит первый 1 и второй 2 блоки формировани  адреса , первый 3 и второй 4 блоки пам ти микрокоманд, коммутатор 5, регистр 6 микрокоманд, блок 7 проверки условий, выходы 8 и 9 первого и второго блоков формировани  адреса , выходы 10 и 11 кода операций и логических условий соответственно первого и второго блоков пам ти микрокоманд, выходы 12 и 1:3 кода ад реса соответственно первого и второго блоков пам ти микрокоманд, выход 14 устройства, группу 15 выходов кода логических условий регистра микрокоманд, группу 16 входов логических условий, первый 17 и второй 18 выходы блока проверки условий. Блок проверки условий (фиг. 2) Содержит дешифратор 19, группу элементов И / ( К - число логических условий), элемент ИЛИ 21 и элемент НЕ 22. Блок формировани  адреса (фиг, 3) содержит сумматор 23, коммутатор 24, регистр 25 и вход 26 переноса сумматора , подключенный к шине единичного потенциала. Работу устройства рассмотрим на примере выполнени  микропрограммы, граф-схема которой изображена на фиг. 4. Здесь у{(где i 1,10  вл етс  Управл ющей частью i-й 1 шкрокоман- ды, d: (где j 1, 3)-кодом j-ro провер емого логического услови , В г, (где п 0,5) и С„(где m 0,3) адресами  чеек соответственно блоков 3 и 4 пам ти, по которомы хран тьс  микрокоманды, при этом здесь предполагаетс , что отличие значений адресов В„ от и С от С, составл ет единицу. Размещение микponporpaMhfti в блоках 3 и 4 пам ти предлагаемого устройства показано на фиг. 5, В устройстве адрес следующей микрокмоанды, считываемый из блока пам ти (первого 3 или второго 4), равен либо адресу предыдущей микрокоманды этого блока, увеличенному на единицу, либо определ етс  полем адреса предыдущей микрокоманды соседнего блока пам ти. Устройство работает следу1с цим образом. В исходном состо нии регистр 6 обнул етс , а в регистр первого блока 1 формировани  адреса заноситс  начальный адрес B,j выполн емой микропрограммы (цепи синхронизации, обнулени  и занесени  адреса В на чертежах с целью упрощени  не показаны ) . Так как на первый информационный вход блока 7 проверки условий поступает нулевой код, то на первом 17 и втором 18 выходах этого блока устанавливаютс  сигналы логической единицы и логического нул  соответственно . Сигнал логической единицы разрешает запись через коммутатор 5 управл ющий части у микрокоманды. считанной из первого блока 3 пам ти по адресу Bj, в регистр 6, а также запись адреса В. в регистр первого блока t формировани  адреса с выхода сумматора и адреса с выхода 12 первого блока 3 пам ти в регистр второго блока 2 формировани  адреса (дл  .считываемой в данный момент микрокоманды этот адрес  вл етс  нулевь м) . За , пись информации в регистры блоков f и 2 формировани  адреса и в регистр 6 осуществл етс  одним импульсом. Микр команда, считанна  из первого блока 3 пам ти по адресу Ъ, становитс  текущей и выполн етс . Одновременно с ее выполнением происходит считывание следующей микрокоманды из первог блока 3 пам ти по адресу Б, а также микрокоманды из второго блока 4 пам  ти по нулевому адресу. Однако поскол ку в поле кода провер емого логического уровн  текущей микрокоманды находитс  нулевой код, то на первом -17 и втором t8 выходах блока 7 проверки условий логические сигналы не измен ютс . Это приводит к тому, что в регистр 6 будет записано значение у,, микрокоманды, считанной из первого блока 3 пам ти по адресу 6,. Так как в поле кода провер емого логического услови  этой микрокоманды также находитс  нулевой код, то следующей записанной в. регистр 6 микрокомандой будет микрокоманда, считанна  с первого блока 3 пам ти по адресу В, при этом в регистр первого блока 1 формировани  адреса будет записан адрес В с выхода его сумматора, а в регистр второго блока 2 формировани  адреса - адрес Се с выхода 12 первого блока 3 Пам ти. Во врем  выполнени  этой микрокоманды будет одновременно происходить считывание двух возможных следующих микрокоманд из первого блока 3 пам ти по адресу В, .и второго блока 4 пам ти по адресу Cj. Так как в иоле кода провер емого логического услови  текущей микрокоманды находитс  код услови Ы, то в зависимости от его выполнени  или невыполнени  буд изменены или не изменены логические сигналы на вькодах 17 и 18 блока 7 проверки условий. Так, если условие Х выполй етс ,-то на первом 17 и втором :i8 вь1ходах блока 7. проверки условий вырабатываютс  сигналы логи ческого нул  и логической единицы соответственно. Они разрешат запись микрокоманды, считанной по адресу С из второго блока 4 пам ти в регистр 6, адреса В с выхода 13 второго блока 4 пам ти в регистр первого блока 1 формировани  адреса и адреса Ц в регистр второго блока 2 формировани  адреса с выхода его сумматора. Если же условие oi не выполн етс , то на первом 17 и втором 18 выходах блока 7 проверки условий останутс  сигналы логической единицы и логического нул  соответственно . По ним разрешаетс  запись значени  у микрокоманды, считанной из первого блока 3 пам ти по адресу Bj , адреса В. - в регистр первого блока 1 формировани  адреса с выхода его сумматора, нулевого адреса - с выхода 12 первого блока 3 пам ти в регистр второго блока 2 формировани  адреса. Подобным образом устройство работает и при выполнении других микрокоманд . В таблице, изображенной на фиг. 5, О, и 1 в поле кода провер емого логического услови  означают нулевой и единичньй коды соответственно . Значение кода О используетс  дл  записи в регистр 6 управл ющей части и кода провер емого логического услови  следующей микрокоманды , считанной из первого блока 3 пам ти, а значение 1 - дл  записи в регистр 6 управл ющей части и кода провер емого логического услови  следующей микрокомнды, считанной из второго блока 4 пам ти. Использование этих кодов позвол ет разместить в блоках 3 и 4 пам ти устройства любую микропрограмму. Оценим требуемую суммарную емкость двух блоков пам ти предлагаемого устройства по отношению к требуемой суммарной емкости двух блоков известного (фиг. 6 и 7) устройства. Пусть в микропрограммах, размещаемых в двух блоках пам ти, содержитс  X операторных и У условньк вершин. При этом необходимо учитывать, что во второй блок пам ти известного устройства помещаютс  микрокоманды, которые могут выполн тьс  после условных вершин. Тогда число микрокоманд, расположенных в первом блоке пам ти известного устройства будет определ тьс  разностью Х-У и, следовательно, требуема  емкость первого блока па- . 7, м ти известного устройства будет равна этому значению. Во втором же блоке пам ти хранитс  У микрокоманд что как правило значительно меньше Х-У, Однако, так как значени  адресо микрокоманд, хранимых во втором блоке пам ти, определ ютс  значени ми адресов соответствующих микрокоманд хранимых в первом блоке пам ти, то емкость второго блока пам ти должна быть почти такой же как и первого. Как показано на фиг. 7, во втором блоке пам ти хранитс  всего две микрокоманды , но они расположены не по адресам В, В,а по адресам Bj и БЗ и емкость второго блока пам ти поэтому составл ет 6  чеек, что можно считать примерно равно емкости перво го блока пам ти. Таким образом, суммарна  емкость двух блоков пам ти Известного у,рсаства будет равна (Х-У) 2. В предлагаемом устройстве суммар на  емкость двух блоков пам ти останетс  равной X (фиг.6). Суммарна  емкость двух блоков пам ти в предлагаемом устройстве будет меньше, чем в известном устройстве в К раз, где К определ етс  соотношением ( Х-У)--2 ( 1 - )2. От значени  - , Т.е. от соотношени  числа условных вершин к числу операторных, в реализуемых микропрограммах будет зависить конкретное I значение К. На фиг. 8 представлена У зависимость К от - 100%. Из графика видно, что при значени х - 100% в пределах 20-30% объем пам ти при использовании предлагаемого устройства уменьшаетс  в 1,6-1,4 раза по сравнению с известным устройством. А поскольку основные затраты оборудовани  при построении микропрограммных устройств управлени  идут на управл ющую пам ть, то применение предлагаемого устройства более экономично по сравнению с известным устройством, при этом быстродействие его останетс  таким же. Пусть в предлагаемом и в известном устройствах число микрокома нд, расположенных во втором блоке пам ти, в 2 раз меньше, чем число микроко- манд, расположенных в первом блоке пам ти, тогда длина адресного пол  микрокоманд, расположенных в первом блоке пам ти предлагаемого устройства , меньше, чем длина адресного пол  микрокоманд, расположенных в првом блоке пам ти известного устройства на m разр дов. При больших объемах первого блока пам ти и малых объемах второго блока пам ти этот факт также приводит к значительному сокращению оборудовани .

J6 /S---

N

-ф

/7

Zf

IS

I I

tf

(

Фиг.2 M-

flzj

i

im)

2S

fi

/7 /5 .5

CAD

ФцъЛ

flepSbiu Sfw побита

второй SMK пан ти

fkptuif пам ти

Bmopw SKOK namtmu

В.1 9з I

ПерМ длаи пан ти

-гул

ип

второй SflOK «7IW/W

Claims (2)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее два блока памяти, микрокоманд, коммутатор, регистр микрокоманд и блок проверки условий, причем выход кода микроопераций регистра микрокоманд является выходом устройства, группа выходов кода логических условий регистра микрокоманд соединена с первой группой входов блока проверки условий, вторая группа входов которого является группой входов логических условий устройства, информационный вход регистра микрокоманд соединен с выходом коммутатора, первый и второй информационные входы которого соединены соответственно с выходами кодов операций и логических условий первого и второго блоков памяти микрокоманд, первый и второй выходы блока проверки условий соединены соответственно с первым и вторым управляющими входами коммутатора, отличающееся тем, что, с целью сокращения оборудования, оно содержит первый и в.торой блоки формирования адреса, причем, первый и второй управляющие входы первого и второго блоков формирования адреса соединены соответственно с первым и вторым выходами блока проверки условий, выходы первого и второго блоков формирования адреса соединены соответ ственно с адресными входами первого и второго блоков памяти микрокоманд, выходы кода адреса которых соединены соответственно с информационными входами первого и второго блоков формирования адреса.

2. Устройство поп. 1, отличающее с я тем, что каждый из блоков формирования адреса содержит регистр, коммутатор и сумматор, причем выход регистра соединен с информационным входом сумматора и является выходом блока, информационный вход регистра соединен с выходом коммутатора, первый и второй управляющие входы которого являются соответственно первым и вторым управляющими входами блока, первый информационный вход коммутатора соединен с выходом сумматора, вход переноса которого подключен к шине единичного потенциала, второй информационный вход коммутатора является информационным входом блока.

Λ >

1 1151962