SU1460728A1 - Устройство дл определени веро тности работоспособности структурно-сложной системы - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при анализе и прогнозировании надежности сложных систем. Целью изобретени   вл етс  расширение функ

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано при анализе и прогнозировании надежности систем сложной структуры , а именно дл  определени  показател  структурной надежности системы - веро тности работоспособности

Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  возможности вычислени  значени  веро тности работоспособности системы при произвольных значени х надежности ее элементов и структурных единиц, равных или не равных между собой.

На фиг.1 представлена структурна  схема устройства-,на фиг. 2 - схема узла сравнени .

Устройство содержит первый счетчик 1 (состо ний), второй счетчик 2, .узел 3 сравнени , первый 4, второй 5 и третий 6 блоки пам ти, блок 7 выделени  единиц, блок 8 умножени , сумматор 9, первый 10 и второй 11 регистры , первый 12, второй 13, тре- ,тий 14, четвертый 15,п тый 16, шестой 17, седьмой 18, восьмой 19 и дев тый 20 элементы И, блок 21 элементов И, первый 22, второй 23, третий 24, четвертый 25, п тый.26, шестой 27 и седьмой 28 элементы ИЛИ, блок 29 элементов ИЛИ, первый 30 и второй 31 триггеры, первый 32, второй 33, третий 34 и четвертый 35 элементы задержки. На схеме обозначены установочный вход 36 и выход 37 остановки .

Узел 3 содержит группы элементов ИЛИ каналов, элементы И каналов, элементы ИЛИ 40,- -40 каналов и элемент ИЛИ 41.Блок 4 включает регистры 42.

Веро тность работоспособности исследуемой системы определ етс  как сумма веро тностей всех без исключени  возможных ее работоспособных состо ний, причем веро тность каждого работоспособного состо ни  определ етс  как произведение веро тностей исправной работы всех элементов, вход щих в данное работоспособное состо ние , и веро тностей отказов всех остальных элементов системы,

Дл  вычислени  веро тности работоспособности системы модель ее надежности представл етс  в виде п-разр д- ных двоичных слов, каждое из которых соответствует минимально1-1у пути в структуре. Минимальный путь в структуре произвольного типа есть такой

набор работоспособных элементов, исключение любого из которых (т.е. отказ ) переводит систему из состо ни  работоспособности в состо ние отказа . Если путь проходит через i-й

элемент модели надежности, то в i-й

разр д п-разр дного двоичного слова

заноситс  1, в противном случае (,п). Количество разр дов п

слова определ етс  числом элементов

модели надежности, а количество m слов совпадает с количеством минимальных путей в модели надежности и зависит от пор дка сложности исследуемой системы (количества элементов и св зей системы).

Двоичные слова, представл ющие

модель надежности системы, записываютс  и в процессе работы устройства, хран тс  в регистрах 42,-42 блока 4 пам ти. Разр дность этих регистров принимаетс  равной максимально возможному значению п, т.е. исход  из необходимости обеспечени  возможности

14607284

исследовани  с использованием ланного работы и значение веро тности отказа

устройства наиболее сложной реально возможной системы. Количество регистров 42 и, следовательно, групп элементов 38, элементов 39 и 40 принимаетс  равным максимально возможному значению, т.е. также исход  из сложности реально возможных систем.

Количество п элементов конкретной исследуемой системы первоначально фиксируетс  в регистре 10 и при работе устройства контролируетс  счетчиком 2.

Все возможные состо ни  исследуемой системы формируютс  на счетчике 1 состо ний, из которых работоспособные отбираютс  с помощью узла 3 сравнени .

Значени  веро тностей исправной работы и веро тностей отказов элементов исследуемой системы занос тс  и хран тс  соответственно в блоках 5 и 6 пам ти.

i-ro элемента системы (,n).

Сигнал начала работы устройства поступает на вход 36, устанавливает в нулевое состо ние триггер 30,сумматор 9 и через элемент ИЛИ 28 блок 7 выделени  единиц.Онже проходит через Q элемент ИЛИ25 не задержкой на элементе 34 поступает на вход элемента ИЛИ 24, а также на вход блока 21 элементов И,переписыва  тем самым содержимое регистра 10 в счетчик 2, и на установочный 15 вход буферного регистра 11, записыва  в нем значение, равное 1,0. С выхода элемента ИЛИ 24 сигнал проходит через открытьй потенциалом с выхода триггера 30 элемент И 15, 20 поступает на вход элемента И 13 и с задержкой на элементе 33 на вход элемента И 14.. Величина задержки на элементе 33 должна быть больше суммарного времени переходных процессов

Сигнал начала работы устройства поступает на вход 36, устанавливает в нулевое состо ние триггер 30,сумматор 9 и через элемент ИЛИ 28 блок 7 вы делени  единиц.Онже проходит через Q элемент ИЛИ25 не задержкой на элемент 34 поступает на вход элемента ИЛИ 24, а также на вход блока 21 элементов И,пере писыва  тем самым содержимое регистра 10 в счетчик 2, и на установочный 15 вход буферного регистра 11, записыва  в нем значение, равное 1,0. С выхода элемента ИЛИ 24 сигнал проходит через открытьй потенциалом с выхода триггера 30 элемент И 15, 20 поступает на вход элемента И 13 и с задержкой на элементе 33 на вход элемента И 14.. Величина задержки на элементе 33 должна быть больше суммарного времени переходных процессов

„ -7.--..„1 ИСрСЛиДЛЫЛ ПрОЦеССОВ

Блок 7 вьщелени  единиц позвол ет 25 триггера 30 и элемента И 14. Это неопределить номера всех элементов системы, вход щих в данное работоспособное состо ние, а также номера всех остальных элементов, не вошедших в него.

Работа устройства в целом состоит в формировании на счетчике 1 состо ний всех возможных состо ний системы, отборе из них только работоспособных с использованием узла 3 сравнени , определении на блоке 7 выделени  единиц номеров элементов вход щих и не вход щих в данное работоспособное состо ние, выборе в соответствии с данными номерами соответственно из блоков 5 и 6 пам ти значений надежностных характеристик (веро тностной исправной работы и отказов), перемножение их на блоке 8 умножени  и суммировании полученных результатов дл  каждого работоспособного состо ни  на сумматоре 9.

Устройство работает следующим образом .

В исходном состо нии производитс  занесение модели надежности (в виде двоичных слов) исследуемой системы в регистры 42 блока 4 пам ти. В счетчик 1 занос тс  1 в п младших разр дов , а счетчик 2 обнул етс . В регистр 10 заноситс  двоичный код. значени  п+1. В каждую i-ю  чейку блоков 5 и 6 пам ти записываютс  соответственно значение веро тности исправной

обходимо дл  обеспечени  следующих действий. Если число в счетчике 1 опи сывает работоспособное состо ние, поскольку п младших разр дов счетчика 30 содержат 1, то на выходе узла 3 сравнени  будет положительный потенциал , который поддерживает элемент И 13 в открытом состо нии. Тогда поступивший на элемент И 13 сигнал 2g с его выхода перебрасывает триггер 30 в единичное состо ние, чем обеспечиваетс  запрет прохождени  задержанного на элементе 33 сигнала через элемент И 14. Если же счетчик 1 описыва- 4Q ет неработоспособное состо ние, то элемент И 13 закрыт запрещающим потенциалом с выхода узла 3. Тогда сигнал с выхода элемента И 15, задержанный на элементе 33, проходит эле- g мент И 14, так как триггер 30 в нулевом состо нии, поступает через эле-- мент ИЛИ 23 и открытьй элемент И 12 на вычитающий счетный вход счетчика 1 и измен ет его состо ние на еди- gQ ницу, чем будет сформировано новое состо ние исследуемой системы. Этот же сигнал задерживаетс  на элементе 32 (врем  задержки должно быть больше суммарного времени переходных gg процессов счетчика 1 и узла 3), про-- ходит через элемент ИЛИ 24, открытый элемент И 15 и выполн ет описан- ные действи , т.е. проходит на выход элемента И 13, если очередное состо работы и значение веро тности отказа

i-ro элемента системы (,n).

Сигнал начала работы устройства поступает на вход 36, устанавливает в нулевое состо ние триггер 30,сумматор 9 и через элемент ИЛИ 28 блок 7 выделени  единиц.Онже проходит через элемент ИЛИ25 не задержкой на элементе 34 поступает на вход элемента ИЛИ 24, а также на вход блока 21 элементов И,переписыва  тем самым содержимое регистра 10 в счетчик 2, и на установочный вход буферного регистра 11, записыва  в нем значение, равное 1,0. С выхода элемента ИЛИ 24 сигнал проходит через открытьй потенциалом с выхода триггера 30 элемент И 15, поступает на вход элемента И 13 и с задержкой на элементе 33 на вход элемента И 14.. Величина задержки на элементе 33 должна быть больше суммарного времени переходных процессов

.--..„1 ИСрСЛиДЛЫЛ ПрОЦеССОВ

триггера 30 и элемента И 14. Это не25 триггера 30 и элемента И 14. Это необходимо дл  обеспечени  следующих действий. Если число в счетчике 1 описывает работоспособное состо ние, поскольку п младших разр дов счетчика 30 содержат 1, то на выходе узла 3 сравнени  будет положительный потенциал , который поддерживает элемент И 13 в открытом состо нии. Тогда поступивший на элемент И 13 сигнал 2g с его выхода перебрасывает триггер 30 в единичное состо ние, чем обеспечиваетс  запрет прохождени  задержанного на элементе 33 сигнала через элемент И 14. Если же счетчик 1 описыва- Q ет неработоспособное состо ние, то элемент И 13 закрыт запрещающим потенциалом с выхода узла 3. Тогда сигнал с выхода элемента И 15, задержанный на элементе 33, проходит эле- g мент И 14, так как триггер 30 в нулевом состо нии, поступает через эле-- мент ИЛИ 23 и открытьй элемент И 12 на вычитающий счетный вход счетчика 1 и измен ет его состо ние на еди- Q ницу, чем будет сформировано новое состо ние исследуемой системы. Этот же сигнал задерживаетс  на элементе 32 (врем  задержки должно быть больше суммарного времени переходных g процессов счетчика 1 и узла 3), про-- ходит через элемент ИЛИ 24, открытый элемент И 15 и выполн ет описан- ные действи , т.е. проходит на выход элемента И 13, если очередное состо 

ние окажетс  работоспособным, или на выход элемента И 14 и далее на формирование нового состо ни . Этот процесс заканчиваетс  тогда,когда счетчик 1 окажетс  в нулевом состо нии , чем будет обеспечена выдача на выход 37 сигнала остановки и запрещени  прохождени  сигнала через элемент И 12 на изменение состо ни  счет чика 1. Таким образом, работа описанной части устройства обеспечивает формирование работоспособных состо ний исследуемой системы,после каждого из которых на выходе элемента И 13 по вл етс  сигнал.

Сигнал с выхода элемента И 13 временно приостанавливает процесс ф9Рмировани  очередного работоспособного состо ни  путем перевода триг- гера 30 в единичное состо ние, а затем обеспечивает выполнение следующих действий. Поступает на вход установки пр мого кода блока 7 и переписывает в ,него содержимое счетчика 1, устанавливает в нулевое состо ние триггер 31 и тем самым открывает элемент И 19 и закрывает И 20, проходит через элемент I-UIH 27, открытьш элемент И 17. С его выхода сигнал поступает на вычитающий счетный вход счетчика 2 и уменьшает его содержимое на единицу, подаетс  на тактовый вход блока 7 и обеспечивает выделение из кода первой единицы, в результате чего на соответствующую  чейку в блоки 5 и 6 пам ти будет подан потенциал. К этому времени этот же сигнал (с выхода элемента И 17), задержанный на элементе 35 (врем  задержки должно быть не меньше времени переходных процессов в блоке 7 или счетчике 2 в зависимости от того, что больше), проходит через открытьш элемент И 19 и разрешает считывание из блока 5 значени  веро тности исправной работы элемента, соответствущего данному разр ду блока 7. Это значение через блок 29 элементов ИЛИ поступает на вход блока 8 умножени , что  вл етс  началом выполнени  операции умножени , так как второе числ уже присутствует на втором входе блока 8 из выхода буферного регистра 11 (первоначально это число равно арифметической единице). Управление умножением осуществл етс  сборкой сигналов с выхода блока 29. После выполнени  умножени  результат заноситс 

15

25

, д 2о о

0728

в буферный регистр 11, а сигнал окончани  умножени  из блока 8 подаетс  на э лемент ИЛИ 27 и с его выхода обеспечивает выполнение описанных действий.

Дл  первого работоспособного состо ни , К9гда все п младшие разр ды кода состо ни  содержат 1, этот процесс повтор етс  до тех пор, пока не будет выделена последн   единица из этого кода. По вившийс  на выходе элемента И 17 (п+1)-й сигнал поступает на счетчик 2 и переводит его в нулевое состо ние, он же обеспечивает по вление на выходе окончани  выделени  блока 7 положительного потенциала, который открывает элемент И 18. Задержанный на элементе 35 сигнал в этом случае проходит элемент И 18 и с его выхода уста- навливает триггер 30 в нулевое состо ние , проходит через элемент ИЛИ 23, открытьй элемент И 12 на счетный вход счетчика 1 и измен ет его состо ние . Он же проходит элемент ИДИ 27 на входы элементов И 16 и 17. Элемент И 16 в это врем  открыт, а И 17 закрыт с выходов элемента ИЛИ 26, так как счетчик 2 находитс  ia нулевом состо нии. Этот же сигнал перебрасывает триггер 31 в единичное состо ние и поступает на вход установки инверсного кода блока 7, но эти действи  дл  данного случа  (т.е. когда обрабатываетс  первое начальное работоспособное состо ние) значени  не имеют. С выхода открытого элемента И 16 сигнал поступает на вход элемента ИЛИ 25, а также через элемент ИЛИ 28 устанавливает блок 7 в начальное нулевое состо ние и поступает на синхронизирующий вход сумматора 9, чем обеспечиваетс  сложение его содержимого с содержанием регистра 11 (т.е. накопление суммы веро тностей работоспособных состо ний). С выхода элементов ИЛИ 25 сигнал обеспечивает вьтолнение действий,описанных с самого начала и до данного момента, за исключением лишь особенностей, характерных дл  произвольного работоспособного состо ни .

30

40

50

55

В случае, когда обрабатываетс  другое работоспособное состо ние, отличное от первоначального, т.е. представленное не сплошными значени ми 1 в младших разр дах счетчика 1, а

1

содержащего только К() из них, то сигнал с выхода элемента И 18, кроме указанных, обеспечивает выполнение следующих действий.

Переводит триггер 31 в единичное .состо ние, поступает на вход установки инверсного кода блока 7 и записывает в нем код, инверсный коду счетчика 1 состо ний. Этим обеспечиваетс  то, что при дальнейшем выделении единиц из этого кода фактически будут определ тьс  номера элементов, fie вошедших в данное работоспособное состо ние системы, и данные о надежных характеристиках будут выбиратьс  из блока 6 пам ти. Сигнал от элемента И 18 проходит через элемент ИЖ 27 далее через открытый элемент И 17 (так как. в данном случае счетчик 2 еще не находитс  в нулевом состо нии ) , уменьшает на единицу значение счетчика 2, выдел ет единицу из записанного в блоке 7 кода и с задержкой на элементе 35 проходит через открытый элемент И 20 на считывание числа из блока 6 пам ти. Далее все повтор етс  до того момента, пока счетчик 2 не установитс  в нулевое состо ние, а это означает,что номера всех п-к элементов, не вошедших в данное работоспособное состонкие,найдены и значени  характеристик их надежности учтены. В этом случае очередной сигнал окончани  умножени  из блока 8 через элемент ИЛИ 27 проходит открытый элемент И 16 и с его выхода осуществл ет описанные действи .После прекращени  работы устройства окончательный результат находитс  в сум- маторе 9.

Форму

ла изобретены

1. Устройство дл  определени  веро тности работоспособности структурно-сложной системы, содержащее первый счетчик, узел сравнени , первый блок пам ти, первый и второй элементы И, элемент задержки и элемент ИЛИ, инверсный выход которого  вл етс  выходом остановки устройства, пр мой выход соединен с первым входом первого элемента И, а группа входов и перва  группа входов узла сравне50

тов или, первый и второй триггеры и второй, третий и четвертьй элемен ты задержки, информационный выход первого счетчика соединен с информа ционным входом блока выделени  единиц , тактовый вход которого, счетный вход второго счетчика и вход четвертого элемента задержки св заны с выходом шестого элемента И, вход ус- 25 тановки пр мого кода блока выделени  единиц, первый вход шестого элемента ИЛИ, нулевой вход второго триггера и единичный вход первого триггера подключены к выходу второго элемента И,, вход установки инверсного кода блока выделени  единиц, второй вход шестого элемента ИЛИ, единичный вход второго триггера, пер вый нулевой вход первого триггера и первый вход второго элемента ИЛИ сое динены с выходом седьмого элемента И вход установки в исходное состо ние блока выделени  единиц св зан с выходом седьмого элемента ИЛИ, второй вход которого и первые входы восьмого и дев того элементов И подключены к выходу четвертого элемента задержки, вторые входы восьмого и дев того элементов И соединены соответственно с инверсным и пр мым выходами второго триггера, а выходы - соответственно с входами управлени  считыванием второго и третьего блоков пам ти, адресные входы которых св заны с информационным выходом блока вьщелени  единиц , а выходы - с группами входов блока элементов ИЛИ, группа выходов которого подключена к группе входов первого сомножител  блока умножени , группа выходов которого соединена

45

- - I -.-. - f .л..х се -- f-fi- r-f л. t, .4 j С По,

ни  св заны с группой информационных пС группой информационных входов втовыходов первого счетчика, втора  группа входов узла сравнени  подключена к группе выходов первого блока

рого регистра, выходы которого св заны с информационными входами сумматора и с группой входов второго сомножи1460728

20

лп

пам ти, а выход - к первому входу второго элемента И, отличающеес  тем, что, с целью расширени  функциональных возможностей 5 путем вычислени  суммарной веро тности работоспособности структурно-сложной системы дл  всех ее возможных состо;чний, в устройство введены рой счетчик, второй и третий блоки пам ти, блок выделени  единиц, блок умножени , сумматор, первый и второй регистры, с третьего по дев тый эле- менты И, блок элементов И, с второго

g по седьмой элементы ИЛИ, блок элемен30

0

тов или, первый и второй триггеры и второй, третий и четвертьй элементы задержки, информационный выход первого счетчика соединен с информационным входом блока выделени  единиц , тактовый вход которого, счетный вход второго счетчика и вход четвертого элемента задержки св заны с выходом шестого элемента И, вход ус- 25 тановки пр мого кода блока выделени  единиц, первый вход шестого элемента ИЛИ, нулевой вход второго триггера и единичный вход первого триггера подключены к выходу второго элемента И,, вход установки инверсного кода блока выделени  единиц, второй вход шестого элемента ИЛИ, единичный вход второго триггера, первый нулевой вход первого триггера и первый вход второго элемента ИЛИ соединены с выходом седьмого элемента И, вход установки в исходное состо ние блока выделени  единиц св зан с выходом седьмого элемента ИЛИ, второй вход которого и первые входы восьмого и дев того элементов И подключены к выходу четвертого элемента задержки, вторые входы восьмого и дев того элементов И соединены соответственно с инверсным и пр мым выходами второго триггера, а выходы - соответственно с входами управлени  считыванием второго и третьего блоков пам ти, адресные входы которых св заны с информационным выходом блока вьщелени  единиц , а выходы - с группами входов блока элементов ИЛИ, группа выходов которого подключена к группе входов первого сомножител  блока умножени , группа выходов которого соединена

35

5

е -- f-fi- r-f л. t, .4 j С По,

пС группой информационных входов второго регистра, выходы которого св заны с информационными входами сумматора и с группой входов второго сомножител  блока умножени , выход окончани  умножени  которого подключен к третьему входу шестого элемента ИЛИ, выход которого соединен с первыми входами п того и шестого элементов И, вторые входы которых св заны соответственно с пр мым и инверсным выходами п того элемента ИЛИ, группа входов которого подключена к группе информационных выходов второго счетчика , установочные входы которого подключены к выходам блока элементов И, группа первых,входов которого

рого соединен с выходом второго элемента ИЛИ, второй вход которого и вход первого элемента задержки св заны с выходом третьего элемента И, первый вход которого подключен к выходу второго элемента задержки, а второй и первый входы четвертого элемента И соединены с инверсным выходом первого триггера, второй вход третьего элемента ИЛИ св зан с выходом первого элемента задержки, а выход - с вторым входом четвертого элемента И, выход которого подключен к

св зана с группой выходов первого ре- 15 входу второго элемента задержки и

гистра, а второй вход, установочный вход второго регистра и первый вход третьего элемента ИЛИ подключены к выходу третьего элемента задержки, вход которого соединен с выходом четвертого.элемента ИЛИ, первый вход которого, второй нулевой вход первого триггера, вход сброса cyMNjaTopa и первый вход седьмого элемента ИЛИ  вл ютс  .установочным входом устройства , вторые входы четвертого и седьмого элементов ИЛИ и вход синхронизации сумматора св заны с выходом п того элемента И, счетный вход первого счетчика подключены к выходу первого элемента И, второй вход кото

второго элемента И.

2. Устройство по П.1, отличающеес  тем, что узел сравнени  содержит элемент ИЛИ и группу каналов, каждый из которых включает элемент И, элемент ИЛИ и группу элементов ИЛИ, первые входы которых образуют первую группу входов узла, вторые входы и входы элементов ИЛИ канала составл ют группу вторых входов узла, выходы группы элементов ИЛИ и элементы ИЛИ канала подключены к входам элемента И своего канала, выходы элементов И каналов соединены с входами элемента ИЛИ, выход которого  вл етс  выходом блока.

Claims (2)

1. Устройство для определения вероятности работоспособности структурно-сложной системы, содержащее первый счетчик, узел сравнения, первый блок памяти, первый и второй элементы И, элемент задержки и элемент ИЛИ, инверсный выход которого является выходом остановки устройства, прямой выход соединен с первым входом первого элемента И, а группа входов и первая группа входов узла сравнения связаны с группой информационных выходов первого счетчика, вторая группа входов узла сравнения подключена к группе выходов первого блока первому входу отличаюс целью расши

1460728 8 памяти, а выход - к второго элемента И, щ е е с я тем, что, рения функциональных возможностей путем вычисления суммарной вероятности работоспособности структурно-сложной системы для всех ее возможных состояний, в устройство введены второй счетчик, второй и третий блоки памяти, блок выделения единиц, блок умножения, сумматор, первый и второй, регистры, с третьего по девятый элементы И, блок элементов И, с второго по седьмой элементы ИЛИ, блок элементов ИЛИ, первый и второй триггеры и второй, третий и четвертый элементы задержки, информационный выход первого счетчика соединен с информационным входом блока выделения единиц, тактовый вход которого, счетный вход второго счетчика и вход четвертого элемента задержки связаны с выходом шестого элемента И, вход установки прямого кода блока выделения единиц, первый вход шестого элемента ИЛИ, нулевой вход второго триггера и единичный вход первого триггера подключены к выходу второго элемента И,, вход установки инверсного кода блока выделения единиц, второй вход шестого элемента ИЛИ, единичный вход второго триггера, первый нулевой вход первого триггера и первый вход второго элемента ИЛИ соединены с выходом седьмого элемента И, вход установки в исходное состояние блока выделения единиц связан с выходом седьмого элемента ИЛИ, второй вход которого и первые входы восьмого и девятого элементов И подключены к выходу четвертого элемента задержки, вторые входы восьмого и девятого элементов И соединены соответственно с инверсным триггера, с входами рого и третьего блоков памяти, ные входы которых связаны с информационным выходом блока выделения единиц, а выходы - с группами входов блока элементов ИЛИ, группа выходов которого подключена к группе входов первого сомножителя блока умножения, группа выходов которого соединена (с группой информационных входов второго регистра,выходы которого связаны с информационными входами сумматора и с группой входов второго сомножии прямым выходами второго а выходы - соответственно управления считыванием втоадрес10 у 14 теля блока умножения, выход окончания умножения которого подключен к третьему входу шестого элемента ИЛИ, выход которого соединен с первыми входами пятого и шестого элементов И, вторые входы которых связаны соответственно с прямым и инверсным выходами пятого элемента ИЛИ, группа входов которого подключена к группе информационных выходов второго счетчика, установочные входы которого подключены к выходам блока элементов И, группа первых,входов которого связана с группой выходов первого регистра, а второй вход, установочный вход второго регистра и первый вход третьего элемента ИЛИ подключены к выходу третьего элемента задержки, вход которого соединен с выходом четвертого элемента ИЛИ, первый вход которого, второй нулевой вход первого триггера, вход сброса сумматора и первый вход седьмого элемента ИЛИ являются .установочным входом устройства, вторые входы четвертого и седьмого элементов ИЛИ и вход синхронизации сумматора связаны с выходом пятого элемента И, счетный вход первого счетчика подключены к выходу первого элемента И, второй вход кото

60728 рого соединен с выходом второго элемента ИЛИ, второй вход которого и вход первого элемента задержки связаны с выходом третьего элемента И, первый вход которого подключен к выходу второго элемента задержки, а второй и первый входы четвертого элемента И соединены с инверсным выхо10 дом первого триггера, второй вход третьего элемента ИЛИ связан с выходом первого элемента задержки, а выход - с вторым входом четвертого элемента И, выход которого подключен к 15 входу второго элемента задержки и второго элемента И.

2. Устройство по п.1, отличающееся тем, что узел сравнения содержит элемент ИЛИ и группу 2θ каналов, каждый из которых включает элемент И, элемент ИЛИ и группу элементов ИЛИ, первые входы которых образуют первую группу входов узла, вторые входы и входы элементов ИЛИ

25 канала составляют группу вторых входов узла, выходы группы элементов ИЛИ и элементы ИЛИ канала подключены к входам элемента И своего канала, выходы элементов И каналов соединены 30 с входами элемента ИЛИ, выход которого является выходом блока.