SU1049910A2 - Устройство дл определени старшего значащего разр да - Google Patents

Устройство дл определени старшего значащего разр да Download PDF

Info

Publication number
SU1049910A2
SU1049910A2 SU823474919A SU3474919A SU1049910A2 SU 1049910 A2 SU1049910 A2 SU 1049910A2 SU 823474919 A SU823474919 A SU 823474919A SU 3474919 A SU3474919 A SU 3474919A SU 1049910 A2 SU1049910 A2 SU 1049910A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
bit
trigger
inputs
Prior art date
Application number
SU823474919A
Other languages
English (en)
Inventor
Моисей Исаакович Дорман
Юрий Сергеевич Тархов
Original Assignee
Dorman Moisej
Tarkhov Yurij S
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dorman Moisej, Tarkhov Yurij S filed Critical Dorman Moisej
Priority to SU823474919A priority Critical patent/SU1049910A2/ru
Application granted granted Critical
Publication of SU1049910A2 publication Critical patent/SU1049910A2/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

(О со Изобретение относитс  к вычислительной технике, в частности к многоканальным устройствам приоритета систем обмена данными. По основному аВТ,ево f 723573 известно устройство дл  определени  старшего значащего разр да, содержажащее п-разр дный регистр, () элементов И-НЕ, {п-1) элементов И, (п-2) элементов НЕ, пр мой выход первого разр да регистра соединен с первой выходной шиной, инверсный выход первого разр да регистра соединен с первым входом первого элемента И, инверсный выход каждого |-го разр да регистра,где i 1,2,,..п, соединен с первым вхо дом(1)го элемента , выход каждого J-элемента И-НЕ, где j-1,2j .. . ,CM -2), подключен через j -и элемент НЕ к первому входу (j+l)-ro элемента И, выход каждого к-го элемента И соединен с (К+1)-ой выходной шиной устройства, где k 1,2, ... ,(11-1), выход j- -элемента И-НЕ соединен с вторым входом {-го. ;элемента И, а выход р-го элемента -1 где р 1,2 . . . (п-2) ,подкпючен к вто рому входу (р+1)-го элемента И-НЕ, инверсный выход первого разр да ре гистра соединен с вторым входом первого элемента И-НЕ, а выход {П-1}-г элемента И-НЕ подключен к второму входу |п-)-го элемента l . Недостаткам этого устройства  вл етс  то, что оно не позвол ет осу ществл ть последовательное выделени единиц из J1 -разр дного двоичного кода и определ ть позиции выделенно единицы, что сужает функциональные возможности аппаратуры Цель изобретени  - расширение функциональных возможностей за счет последовательного выделени  единиц из И -разр дного двоичного кода и; областей применени  Поставленна  цель достигаетс  тем, что в устройство дл  определени  старшего значащего разр да дополнительно введены D-триггер и элемент И, причем выход (п-1)-го элемента И-НЕ соединен с выходом окончани  цикла устройства и с D-BXO дом D-триггера, i-выход устройства (где 4 1 ,2. .., И) подключен к входу К УК-триггера 1 -разр да,входы U всех разр дов соединены с входом логического О устройства , входы сУК-триггеров всех разр дов подклю чен к выходу дополнительного элемента И, входы S УК-триггеров  вл ют  входами числа устройства, первый вход дополнительного элемента И соединен с пр мым выходом D-триггера, второй же его вход - с входом С 0-триггера и с тактовым входом устроиства , а третий вход - с входом зежима устройства. ТГа чертеже приведена функциональна  схема устройства Устройство содержит П -разр дный: регистр 1 элементы И-НЕ 2,-элементы И 3, элементы НЕ k, выходы 5 устройства , входы 6 устройства, элементы И 7, тактовый вход 8 устройства, О-триггер 9, вход 10 режима устройства , выход 11 окончани  цикла устройства , вход 12 логического) О устройства . Устройство работает следующим образом Возможно два режима работы схемы. Выделение старшего значащего разр да и последовательное выделение единиц из fi -р зр дного двоичного кода с определением веса позиций выделенной единицы На входах (J всех УК-триггеров нулевой потенциал В режиме выделени  старшего значащего разр да элемент И7 закрыт нулевым потенциалом на входе 10 На входах и , К и С - нулевой потенциал. По переднему фронту импульса записи синхронизированного .с тактовыми импульсами J из внешнего устройства через входы 6 записываетс ;анализируемый код в регистр 1 (младший разр д сверху. Схема распредел ет потенциалы таким образом, что единица старшего разр да, распроетран сь на младшие разр ды, запрещает прохождение сигналов значащих цифр ; на выходы младших разр дов устройства независимо от того, какое число записано в пределах разр дности. Сигнал, равный единице присутствует на том выходе 5 номер которого соответствует разр ду регистра 1., в котором записана старша  единица анализируемого кодэь На всех остальных выходах 5. должен быть О независимо от состо ни  других разр дов р1егистра . В режиме последовательного выделени  единиц из И -разр дного двоичного кода работа устройства делитс  на т-акты,в каждом из которых происходит выделение очередной единицы. В этом режиме на Элемент И 7 подаетс  положительный потенциал с входа 10. .На выходе 11 и на D - входе Д-триггера положительный потенциал если в анализируемом коде имеетс  хот  бы одна единица. Сигнал ёыделенной единицы с выхода 5, номер которого соответствует разр ду с за-; писанной старшей единицей анализируе- мого двоичного кода, поступает на вход К УК-триггера того же разр да. По переднему фронту первого такто-; вого импульса, D -триггер переходит в единичное состо ние, открыва  элемент И 7.
По заднему фронту первого тактового импульса сбрасываетс  в ноль разр д , содержащий старшую единицу. Все остальные разр ды сохран ют свое соето ние , Следующий сигнал единицы с. выхода 5, номер которого соответствует разр ду старшей единицы оставшего с  двоичного кода в регистре 1, по:ступает на вход К этого разр да. Второй тактовый импульс переводит этот разр д в нулевое состо ние. Далее устройство работает аналогично . По заднему фронту тактового импульса , сбрасывающего в ноль разр д с записанной младшей единицей анализируемого кода, устанавливаетс  О |п6твн14иал1 на выходе 11 и наD-входе 13 --триггера. Следующий тактовый импульс, по переднему фронту , переводит И -триггер в нулевое состо ние, элемент И7 закрываетс .
Цикл выделени  единиц заканчиваес  при по влении нулевого потенциала на выходе 11. I Применение изобретени  позвол ет решать задачу выделени  старшего значащего разр да, осуществл ть последовательное выделение единиц из
П-раз р д но го двоичного кода и определ ть вес позиции выделенной единицы , что значительно расшир ет область его применени .

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СТАРШЕГО ЗНАЧАЩЕГО РАЗРЯДА по авт.св. № 723573, о т л и ч а ю щ е е с я тем, что,с целью расширения функциональных возможностей за счет последовательного выделения единиц из η-разрядного двоичного кода, в него , дополнительно введены D-триггер и ί элемент И, причем выход (п-1)-го элемента И-НЕ соединен с D-входом 0-птриггера).и с выходом окончания цикла устройства, i-выход устройства (где I « 1,2...п) подключен к входу К УК-триггера i -го разряда, входы 0 всех разрядов соединены с входом логического “0 устройства, входы С УК-триггеров всех разрядов подключены к выходу дополнительного элемента И, входы S УК-триггеров являются входами числа устройства, первый вход дополнительного элемента И соединен с прямым выходом D-триггераj второй его вход с входом С D-триггера и с тактовым Q входом устройства, а третий вход с входом режима устройства.
    SU .... 1049910
SU823474919A 1982-07-22 1982-07-22 Устройство дл определени старшего значащего разр да SU1049910A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823474919A SU1049910A2 (ru) 1982-07-22 1982-07-22 Устройство дл определени старшего значащего разр да

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823474919A SU1049910A2 (ru) 1982-07-22 1982-07-22 Устройство дл определени старшего значащего разр да

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU723573 Addition

Publications (1)

Publication Number Publication Date
SU1049910A2 true SU1049910A2 (ru) 1983-10-23

Family

ID=21023878

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823474919A SU1049910A2 (ru) 1982-07-22 1982-07-22 Устройство дл определени старшего значащего разр да

Country Status (1)

Country Link
SU (1) SU1049910A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
К Авторское свидетельство СССР . Н 723573, кл. G 06 F 9/А6, 1978 (прог тотип). *

Similar Documents

Publication Publication Date Title
SU1049910A2 (ru) Устройство дл определени старшего значащего разр да
SU987616A1 (ru) Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода
SU911623A1 (ru) Запоминающее устройство
SU1591025A1 (ru) Устройство для управления выборкой блоков памяти
SU760076A1 (ru) Устройство для сопряжения1
SU1075414A1 (ru) Вычитающий параллельный счетчик
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU902282A1 (ru) Устройство дл приема информации по двум параллельным каналам св зи
SU1513440A1 (ru) Настраиваемое логическое устройство
SU551702A1 (ru) Буферное запоминающее устройство
SU1460728A1 (ru) Устройство дл определени веро тности работоспособности структурно-сложной системы
RU1789993C (ru) Устройство дл редактировани элементов таблиц
SU746488A1 (ru) Устройство дл сопр жени
SU1156072A1 (ru) Устройство управлени микропроцессором
SU1594515A1 (ru) Цифровой функциональный преобразователь
SU763898A1 (ru) Микропрограммное устройство управлени
SU898432A2 (ru) Устройство дл определени старшего значащего разр да
SU1667082A1 (ru) Устройство мажорировани
SU1185325A1 (ru) Устройство для поиска заданного числа
SU1272357A1 (ru) Буферное запоминающее устройство
SU1205142A1 (ru) Устройство управлени обращением к сверхоперативной пам ти
SU1300459A1 (ru) Устройство дл сортировки чисел
SU1019637A1 (ru) Счетное устройство
SU1427366A1 (ru) Микропрограммный модуль