SU1236555A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к регистровым запоминающим устройствам. Целью изобретени   вл етс  расширение области при.мене- ни  устройства за счет возможности записи информации в произвольном пор дке. Устройство содержит группу регистров данных, регистр данных, блок распределителей сигналов записи, счетчик импульсов, элемент И и формирователь сигналов. Устройство может быть использовано в вычислительных системах по сбору информации при приоритетном обслуживании большого числа абонентов с различными адресами, приоритет каждого из которых определ етс  кодом адреса и может быть изменен с помошью данного устройства. Устройство может располагать адреса абонентов в любом заранее заданном пор дке и позвол ет переходить от одного пор дка расположени  их к другому пор дку, т.е. измен ть приоритет адресов абонентов, при организации очереди на обслуживание. 7 ил. со ГчЭ оэ а СП сд О

Description

Изобретение относитс  к вычислительной технике, в частности к регистровым запоминающим устройствам.

Цель изобретени  - раси ирение области применени  устройства за счет возможности записи информации в произвольном пор дке .

На фиг. 1 изображена структурна  схема предлагаемого устройства; на фиг. 2 -- структурна  схема блока распределителей сигналов записи; на фиг. 3 - структурна  схема первого распределител  сигналов записи; .на фиг. 4 - то же, второго распределител  сигналов записи; на фиг. 5 - то же, третьего распределител  сигналов записи; на фиг. 6 - то же, регистра данных; на фиг. 7 - функциональна  схема триггера каждого разр да этого регистра данных.

Буферное запоминающее устройство (фиг. ) содержит группу регистров i данных , регистр 2 данных, блок 3 распределителей сигналов записи, счетчик 4 импульсов, элемент И 5 и формирователь 6 сигналов.

Блок 3 распределителей содержит (фиг. 2) дещифратор 7, группу распределителей 8,„ сигналов записи (1 г m п, где п - любое число), группы элементов И 9 (по четыре элемента И в каждой группе ), причем число этих групп равно числу распределителей 8т группы элементов ИЛИ 10 (по четыре элемента ИЛИ в каждой группе), причем число этих групп равно числу регистров 1 данных в устройстве.

Структурна  схема (фиг. 3) одного из распределителей 8т (например, распределител  8i) содержит формирователь 1 потенциального уровн , группы элементов И 12 (по четыре элемента И 12 в каждой группе), группу элементов И 13, элемент ИЛИ 14, эле- мент 15 задержки и группу блоков 16 сравнени , причем число групп элементов И 12, число элементов И 13 и число блоков 16 сравнени  равно каждое числу регистров 1 данных в устройстве.

Структурна  схема (фиг. 4) другого из распределителей 8т (например,распределител  82) содержит формирователь 17 потенциального уровн , группы элементов И 18 (по четыре элемента И 18 в каждой группе), группу элементов И 19, элемент ИЛИ 20, элемент 21 задержки и группу блоков 22 сравнени , причем число групп элементов И 18, число элементов И 19 и число блоков 22 сравнени  равно каждое числу регистров 1 данных в устройстве.

Структурна  схема (фиг. 5) третьего из распределителей 8,„ (например, распределител  8з) содержит группы элементов И 23 (по четыре элемента И 23 в каждой группе ), формирователь 24 потенциального уровн , формирователь 25 одиночного импульса, элементы 26 и 27 задержки, элемент ИЛИ 28, группу блоков 29 нагрузочных резисторов и блок 30 нагрузочных резисторов, причем число групп элементов И 23 и число бло5

0

„

j

0

ков 29 нагрузочных резисторов равно каждое число регистров 1 данных в устройстве , а число нагрузочных резисторов в каждом блоке 29 и в блоке 30 равно числу двоичных разр дов в соответствуюихем информационном слове (все информационные слова, поступающие в устройство, имеют одинаковую длину).

Структурна  схема каждого регистра данных (фиг. 6) содержит триггеры 3, число которых равно числу информационных разр дов в информационном слове, на прием которых рассчитано буферное запоминающее устройство.

Функциональна  схема триггера 31 (фиг. 7) содержит элементы И---НЕ 32-43.

Буферное запоминающее устройство функционирует следующим образом.

Перед поступлением информации в устройство в виде информационных слов, представленных парал;1елы-П)м двоичным кодом, на вход управлени  устройства (например, от устройства управлени  устройствами ) поступает параллельный двоичный код выбора распределител  8„, сигналов записи . Этот код выбора присутствует на входе управлени  устройства в течение всего вре.ме- ни функционировани  устройства и мен етс  только тогда, когда надо сменить распределитель 8т, т.е. изменить пор док, но которому располагаютс  информационные слова в регистрах 1 данных устройства. Код выбора распределител  8 с входа управлени  устройства поступает в блок 3 распределителей на вход дешифратора 7, который в зависимости от этого кода выбора выставл ет на соответствующим этому коду своем выходе логическую единицу, поступающую на соответствующую этому выходу дешифратора 7 группу элементов И 9 и на вход блокировки того из распределителей 8,,,, который соответствует этой группе элементов И 9. На остальных выходах дешифратора 7 в это вре- .м  присутствуют уровни логического ну;1 , каждый из которых р.остунает в свой распределитель 8т через его вход блокировки, .закрыва  все выходы (на всех выходах этого распределител  Вгл присутствуют нули, что исключает вли ние неработающего распределител  8гл на работаюпдий распреде- 8,,;), и на свою группу элементов И 9, закрыва  каждый элемент И 9 этой rpyrnibi дл  прохождени  сигнала с соответствующего входа блока 3 распределителей на свой распределитель 8,„.

Каждый из распределителей 8„: представл ет собой электрическую логическую схему, содержащую элементы ИЛИ, элементы И, элементы задержки, элементы НЕ и блоки сравнени , и осун1естБл ющую сравнение кода вновь поступаюп1его в устройство информационного с. юва с кодами всех записанных ранее в регистры 1 данных информационных слов, а также формирующую

сигналы управлени , сигналы установки единицы или нул  и распредел ющую сигналы записи. Все это делаетс  в соответствии с заложенным алгоритмом функционировани  распределител  8т (каждый из распределителей 8т функционирует по своему алгоритму ) .

Распределитель 8i, например, может быть реализован по алгоритму, располагающему информационные слова в убывающем по абсолютной величине пор дку. Распределитель 8г, например, может быть реализован по алгоритму , располагающему информационные слова в регистрах 1 данных в возрастающем по абсолютной величине пор дку. Распределитель 8з, например, может располагать информационные слова в регистрах 1 данных, формиру  последовательную очередь считывани  этих информационных слов из регистров 1 данных по принципу «последний во- щел - первый выщел (в этом случае блоки сравнени  могут отсутствовать) и т. д.

После выбора одного из распределителей 8т на вход установки буферного запоминающего устройства поступает импульс сигнала установки, по которому устанавливаютс  в нулевое положение счетчик 4 импульсов, регистр 2 данных и который поступает в блок 3 распределителей через открытый соответствующий элемент И 9 на выбранный распределитель 8т. Последний в соответствии со своим алгоритмом функционировани  на выходах установки «1 или на выходах установки «О выставл ет уровень логической единицы, который через соответствующий элемент ИЛИ 10 поступает на вход установки единицы или на вход установки fiy- л  одноименного с этим выходом установки регистра 1 данных. По этим сигналам все разр ды всех регистров 1 данных устанавливаютс  в соответствии с алгоритмом функционировани  распределител  8; в исходное положение.

Вход чтени  и первый инфор.мационный вход последнего регистра I данных с целью исключени  вли ни  их на процесс функционировани  устройства подключены к выходу формировател  6 сигналов, который в течение всего времени функционировани  устройства формирует на своем выходе посто нный уровень логического нул .

Запись информационных слов в буферное запоминающее устройство производитс  сле- дующи.м образйм.

Информационное слово через информационный вход устройства, первый информационный вход блока 3 распределителей и открытый четвертый элемент И 9 группы поступает на первый информационный вход функционирующего распределител  8т. При этом с информационного выхода каждого регистра 1 данных (записанна  в каждом регистре 1 данных информаци  всегда присутствует на его информационном выходе)

0

информационное слово (в каждый регистр 1 и регистр 2 данных записываетс  только одно информационное слово, во все регистры записываютс  информационные слова одинаковой длины) через одноименный с этим регистром I данных второй информационный вход блока 3 распределителей поступает на однои.менный второй информационный вход каждого распределител  8т (поступают информационные слова ранее запи0 санные в устройство).

В функционирующем распределителе 8„, все коды этих информационных слов одновременно сравниваютс  с кодом вновь по- ступивщего в устройство информационного слова и по результатам сравнени  в соот5 вегствии с алгоритмом, реализованным в этом распределителе 8,,,, одновременно формируютс  уровни всех сигналов управлени , производитс  распределение сигнала записи, поступающего в этот функционирующий распределитель 8ш на его вход записи с входа записи устройства через элемент И 5 и через открытый третий элемент И 9 с некоторой задержкой относительно передних фронтов кодовых импульсов соответствуюи1.е- го этому сигналу записи вновь поступивщего

5 инфopгvlaциoннoгo слова. Эта задержка равна времени формировани  сигналов управлени  в функционирующем распределите- .ле 8,;,, с выходов управлени  которого сиг- ь:аль: управлени  через соответствующие элементы ИЛИ 10 одновременно

0 поступают на входы управлени  регистров 1 данных (выбранных функционирующим распределителем 8,„). После этого с выходов записи функционирующего распределител  8т одиночные и.мпульсы сигналов записи через соответствующие элементы

5 ИЛИ 10 одновременно поступают на входы записи соответствующих регистров 1 данных, также выбранных функционируюн1им распределителем 8,,,.

Если на входы управлени  некоторых последовательно соединенных информационны ми выходами с первыми информационными входами регистров 1 данных поступают сигналы управлени , то по импульсу сигнала записи в каждый из этих регистров 1 данных записываетс  информаци  по третье5 му информационному входу с информа- цмонного выхода предыдущего регистра 1 данных, т.е. информаци  сдвигаетс  на один регистр вверх (счет снизу регистров 1 данных).

QВ освободивщийс , таким образом, регистр 1 данных одновременно с этим сдвигом ранее записанной информации по этому же сигналу записи, поступивщему в устрой- CTJ30, записываетс  код вновь поступивн1его в устройство информационного слова по вто5 рому информационному входу этого освобо- дивщегос  регистра 1 данных с информационного выхода устройства, при этом во вре- .м  записи на входе управлени  этого освободившегос  регистра 1 данных отсутствует сигнал управлени . В остальных регистрах 1 данных информаци  может оставатьс  без изменений, так как на их входы управлени  и на их входы записи сигналы могут не поступать. При этом по переднему фронту у каждого импульса сигнала записи информаци  записываетс  в регистр 1 данных, а по последнему фронту этого же сигнала записи переписываетс  на его информационный выход (каждое информационное слово, записываемое в буферное запоминающее устройство, стробируетс  своим сигналом записи).

Таким образом, сдвига  информационные слова в регистрах 1 данных и записыва  в освободившийс  регистр 1 данных новое информационное слово, можно располагать информационные слова по регистрам 1 данных в соответствии с заданным алгоритмом функционировани  любого из распределителей 8т . Например, располагать их в убывающем пор дке, начина  с первого регистра 1 данных (первоначально все разр ды всех регистров 1 данных устанавливаютс  в нулевое положение), или располагать их в возрастающем пор дке, начина  с первого регистра 1 данных (первоначально все разр ды всех регистров 1 данных устанавливаютс  в единичное положение) и т.д.

При чтении информации из буферного запоминающего устройства по каждо,у импульсному сигналу чтени , поступающему с входа чтени  устройства на вход чтени  каждого регистра 1 данных и на вход чтени  регистра 2 данных, информационные слова в регистрах 1 данных сдвигаютс  на один регистр первого регистра 1 данных, 1ереписыва сь с информационного выхода каждого последующего регистра 1 данных по первому информационному входу в предыдущий регистр 1 данных, а с информационного выхода первого регистра 1 даннь1х информационное слово перегТисыва- етс  в регистр 2 данных. При этом по переднему фронту сигнала чтени  информаци  записываетс  в регистр 1 и 2 данных, а по последнему фронту этого же сигнала чтени  переписываетс  на его информационный выход.

Таким образом, после сигнала чтени  на инфор мационном выходе регистра 2 данных, а следовательно, и на информационном выходе устройства присутствует код информационного слова. Кроме этого, по импульсному сигналу чтени  (по каждому) все разр ды последнего регистра 1 данных устанавливаютс  в первоначальное единичное или нулевое положение с помощью сигнала, поступающего на вход установки единицы или на вход установки нул  последнего регистра 1 данных с функционирующего распределител  8т в соответствии с его алгоритмом работы , формирующего сигнал установки последнего регистра 1 данных по сигналу чтени , поступающего на вход чтени  этого функционирующего распределител  8, с входа чтени  устройства.

На вход блокировки схемы распределител  8i (фиг. 3) поступает с первого выхода дешифратора 7 посто нный уровень логической единицы, присутствующий на этом входе блокировки в течение всего времени функционировани  распределител  8i и открывающий на это врем  функционировани  все элементы И 12 дл  прохождени  сигналов на выходы распределител  8|. После этого по сигналу установки, поступающему с входа установки распределител  8i, через

5 вторые входы третьих элементов И 12 всех групп на выходы установки нул  распределител  8i все разр ды регистров 1 данных устанавливаютс  з нулевое состо ние. Так как при установке в нулевое состо ние всех регистров 1 данных входы уста0 новки единицы этих регистров 1 данных не используютс , то выходы установки единицы распределител  8i блокируютс  посто нным уровнем логического нул , который поступает с выхода формировател  11 потенциального уровн  на второй вход четвертого элеме11- та И 12 каждой группы. Этот же посто нный уровень логического нул  с Г5ыхода формировател  11 потенциального уровн  поступает на второй вход первого элемента И 12 первой группы, блокиру  его, так

Q как дл  первого регистра данных вход управлени  при данной схеме расгфе.аелител  8| не используетс .

При поступлении кода ноиого 1|нформа- ционного слова в устройство, этот код с первого инфор.мациорпюго входа рас11|1слелитс. 1и 8i

J поступает на первый И1 фоплимгпипи:й вход каждого б.чока 16 сравкскл  ini ическа  схема), в котором ок срав:- ИБ;к Т;; - .; ко;;,ом информап.иомного слова, поступ:;;;;л1его с И1 форм анионного выхода, соотнс Тств |О цегс) этому блоку 16 сравне1И1  регистра i ./laiiHijix

0 через соответствующий этому же O.IOKV 16 сравнени  второй информанионн :; I .xo::. рас- преде.1ител  второй ииф .::-.,ионный вход этого блока 16 сравнени . Срг;кпе; не кодов вновь ноступившег о йн4юр-.;;;ииоиного слова с кодами инфop ;aциoн iьn; слов, хран щихс  в регистрах даннь;х, 1;роксх ;дит о.;аювроменно во всех блоках 16 с|;азнени ;. Если код вновь постунивн1его информащ - ОПН01Х) слова оказываетс  болыне (JAHHX кодов , но .меньше или равен другиг-л кодам,

Q записанным ранее в регнстр. х ; данных информационных слов, то те блоки 16 сравнени , которые соответствуют регистрам 1 данных с меньшими кодами информационных слов, выставл ют на своих выходах управлени  единичные уровни сигналов управлени ,

5 которые через соответствующие первые э.че- менты И 12 через выходы управлени  распределител  8i поступают иг погистры i

данных с MeHBHJHMH КОЛЙЛП; ИНи)Орл:;:иИ01 Н1 1Х

5

слов, причем сигналы управлени  с блока 16 сравнени , соответствующего предыдущему регистру 1 данных, поступают на вход управлени  последующего регистра 1 данных.

Таким образом, на регистр 1 данных, который  вл етс  первым из регистров 1 данных, содержащих меньщие регистры коды записанных ранее информационных слов, сигнал управлени  на вход управлени  не поступает . После этого в распределитель 8i через вход записи поступает импульс сигнала записи, который через открытые элементы И 13, соответствующие блокам 16 сравнени , которые выставл ют на своих входах управлени  уровень логической единицы сигнала управлени , и через соответствующие этим блокам 16 сравнени  вторые элементы И 12 групп поступают на выходы записи распределител  Si, с которых через вторые элементы ИЛИ 10 одноименных с этими выходами записи групп сигнал записи одновременно поступает на входы записи регистров 1 данных с меньшими кодами записань ых ранее информационных слов.

По этим сигналам записи информаии  н этих регистрах 1 данных сдвигаетс  на о;ии регистр 1 данных в сторону последнего регистра 1 данных, а в освободившейс , таким образом, первый регистр 1 данных из регистров 1 данных с меньшими кодами ранее записанных информационных слов (на его вход управлени  не поступает сигнал управлени  с распределител  8i) но этому же- сигналу записи одновре.менно записыз.аотс  по второму информационному входу регист-г-,1 1 данпых код вновь поступившего информационного слова.

При чтении информации из буферного запоминающего устройства сигнал чтени , поступающий на вход чтени  распредел тел  8| и дальше через элемент 15 задержки, элемент ИЛИ 14 и третий элемент И 12 группы, соответствующий последнему регистру 1 данных, поступает на последний из выходов установки нул  распределител  8i, с которого поступает на вход установки нул  последнего регистра 1 данных, устанавлива  все разр ды его в нулевое положение, элемент 15 задержки (несколько последовательно соединенных элементов И или элементов ИЛИ) задерживает сигнал чтени  на врем , в течение которого по переднему фронту этого сигнала чтени , поступающего на прелТ,- последний регистр 1 данных, успевает пе- переписатьс  информаци  с информационного выхода последнего регистра 1 данных в предпоследний регистр 1 данных.

Структурна  схе.ма распределител  8- (фиг. 4) функционирует следующим образом.

На вход блокировки такой схемы распределител  82 поступает с второго выхода дешифратора 7 (счет снизу) посто нный уровень логической единицы, присутствующий на этом входе блокировки в течение всего времени функционировани  распредели0

5

О

тел  82 и открывающий на это врем  функционировани  все элементы И 18 дл  прохождени  сигналов на выходы распределител  82. После этого по сигналу установки, поступающему с входа установки распределител  82, через вторые входы четвертых элементов И 18 всех групп на выходы установки единицы распределител  82 все разр ды всех регистров 1 данных устанавливаетс  в единичное положение. Так как при установке в единичное состо ние всех регистров 1 данных входы установки нул  этих регистров 1 данных не используютс , то выходы установки нул  распределител  8 блокируютс  посто нным уровнем логического нул , который иостунает с выхода формировател  17 потенциального уровн  на вход третьего элемента И 18 каждой группы. Этот же уровень .чогического нул  поступает также на второй вход (iopiioro элемента И 18 первой группы, б.юкиру  ci o. так как дл  перво1-о регистра 1 данных вход yunai.io- ни  при данно схеме рас11ре,1,с. 1| те. 8;. lu используетс .

11ри поступлении кода iioRiV o ин:Ь(Н1м:; ционного слова в устройство ч гот код с lepBOiXT И1 формацио111 ого входа Пспродс. те, 1Я 8 поступает на первь пый вход каждо1 о блока 22 o laBiJeniis; (ло г ческа  схол;;:), в котором ori cpawnim; - етс  с KO;UM: ипформапионпо Ч) C,IOB;I. п;-- CT ;;;oKjii;s4 ;: с инцюрмп цн ишоуо .ui

лами инфор. ационных с   в perHcrptix 1 . X. ках 22 сравнени  происходит о,чног.{ч - мен о. Если код внов1 rioCTyr.MBiiicro иифор мационного слова равен или болыне одш х кодов, но меньпге других кодов, записанных ранее в регистрах 1 данных информапио - ных слов, то те блоки 22 сравнени , которые соответствуют регистрам I даннь1х с большими кодами информационных слов, выставл ют на своих выходах управлени  единичные уровни сигналов управлени , которые через соответствующие первые s.ie- менты И 18 и выходы управлени  распределител  82 поступают на регистры 1 данных с большими кодами информационных слов, причем сигнал управлени  с блока 22 сравнени , соответствующего предыдущему регистру 1 данных, поступает на вход управлени  последующего регистра 1 данных. Таким образом, на регистр 1 данных, который  вл етс  первым из регистров 1 данных, содержащих большие коды записанных ранее информационных слов, сигнал управлени  на вход управлени  не поступает . После этого в распределитель 82 через

вход записи поступает импульс сигнала записи , который через открытые элементы И 19, соответствующие блокам 22 сравнени , которые выставл ют на своих выходах управлени  уровни логической «1, и через соответствующие этим блокам 22 сравнени  вторые элементы И 18 групп поступает на выходы записи распределител  82, с которого через вторые элементы ИЛИ 10 одноименные с этими выходами записи сигнал записи одновременно поступает на входы записи регистров 1 данных с большими кодами записанных ранее информационных слов.

По этим сигналам записи информаци  в этих регистрах 1 данных сдвигаетс  на один регистр в сторону последнего регистра 1 данных, а в освободившийс  таким образом первый регистр 1 данных из чис;1а регистров 1 данных с большими кодами раннее записанных информационных слов (на ei o вход управлени  не поступает сигна; управлени  с распределител  8:), по этому же сигналу записи одновременно записываетс  по второму информационному входу этого регистра 1 данных код, вновь ноступивнгего информационного слова.

При чтении информации из буферного заноминаюн1е1 О устройства си1Ч1ал чтени , поступаю ций на вход чтени  распределител  8 и дальше через элемент 21 задержки , элемент ИЛИ 20 и четвертый элеме гг И 18 носледней гругни на вход установки единицы последнего регистра 1 данных, устанавливает все разр ды последнего регистра 1 данных, устанавливает все разр ды последнего регистра 1 данных в единицу. Элемент 21 задержки (несколько последовательно соединенных элементов И или элементов ИЛИ) задерживает сигнал чтени  на врем , в течение которого но нереднему фронту этого сигнала чтени , поступающего на предпос;1едний регистр 1 данных, успевает переписатьс  информаци  с информационного выхода последнего регистра 1 данных в предпоследний регистр 1 данных.

Распределитель 8з (фиг. 5) функционирует следующим образом.

На вход блокировки этого распределител  поступает с третьего выхода дешифратора 7 посто нный уровень логической единицы , присутствующий на этом входе блокировки в течение всего времени функционировани  распределител  8з и открывающий на это врем  все элементы И 23 каждой группы дл  прохождени  сигналов на выходы распределител  8j. После этого по сигналу установки, поступающему с входа установки распределител  8 через вторые входы третьих элементов И 23 каждой группы на выходы установки нул  распределител  83, все разр ды всех регистров 1 данных устанавливаютс  в нулевое ноложение.

0

5

0

5

Так как при установке в нулевое положение всех регистров 1 данных входы установки единицы этих регистров 1 данных не используютс , то выходы установки единицы распределител  8з блокируютс  посто нным уровнем логического нул , который поступает с выхода формировател  24 потенциального уровн  на второй вход четвертого элемента И 23 каждой группы. Этот же потенциальный уровень логического нул  с выхода формировател  24 потенциального уровн  поступает на второй вход первого элемента И 23 первой группы, блокиру  его, так как дл  первого регистра 1 вход управлени  при данной схе.ме распределител  8з не используетс . Ввиду того, что информационные входы распределител  8з в схе.ме не используютс , то первый и все вторые информационные входы этого распределител  подключены соответственно через блоки 30 и 29 нагрузочных резисторов к нулевому источнику питани  (имитируетс  подк.чючение к входу логического элемента).

Код очередного информационного слова поступает на второй информацио| иый вход каждог о регистра I данных. Затем в устройство через вход гшписи поступает н,- иульсный сигнал записи этого кода информационного слова, который в распределителе 8;j поступает н  вход формировател  25 одиночного импульса и на вход э. 1емен- та 26 задержки. Формировате.ль 25 одиночного импу„ :ьса формирует одипоч 1ый импульс с д.аительностью, бол1зП1ей длитель- nocTii импульса сигнала запис.и на врем   еобходи.мое дл  записи кодов информационных слов в регистры 1 данных. Этот одиночный импульс сигнала управле1ш  через первый элемент И 23 каждой rpvnrib, кроме П(РБОЙ, поступает па входы управ:1ени  всех ре1 истров 1 данных, кроме первого.

С лг1ии записи через элемент 26 задержки (несколько последовательно соединенных э,лементов И или элементов И/1И) с временем задержки, больптм вре.меии задержки иа срабатыва1П1е формировател  25 одиночного импульса плюс врем  задержки на срабатывание любого регистра данных по сигналу установки, чере.- второй элемент 1-1 23 каждой группы поступает также на вход записи каждого регистра 1 данных. Так как на входах управлени  всех регистров 1 данных, кро.ме первого, уже присутствуют сигналы управлени  с выхода формировател  25 одиноч- }joro импульса, то по сигналу записи во все регистры 1 данных, кроме первого, записываетс  информаци  через третий информационный вход. т. е. информаци  в регистрах 1 данных сдвигаетс  в сторону последнего регистра 1 данных,а в первый регистр 1 данных вписываетс  вновь поступившее инфор.маци- онпое слово через второй информационный вход с входа устройства. Таким образом, последнее поступившее в устройство информационное слово при считывании информации

данных, сигнал на выходе счет

11

из этого устройства оказываетс  первым (формируетс  очередь «последний вошел - первый вышел).

При чтении информации из буферного запоминающего устройства сигнал чтени  поступает на вход чтени  распределител  8з и дальше через элемент 27 задержки, элемент ИЛИ 28 и третий элемент И 23 последней группы поступает на вход установки последнего регистра 1 данных, устанавлива  все разр ды его в нулевое положение во врем  считывани  информации из устройства . Элемент 27 задержки (несколько последовательно соединенных элементов И или элементов ИЛИ) задерживает сигнал чтени  на врем , в течение которого по переднему фрон- ту этого же сигнала чтени  успевает переписатьс  информаци  с информационного выхода последнего регистра 1 данных в предпоследний регистр 1 данных.

Счетчик 4 импульсов подсчитывает количество зан тых регистров 1 данных, сумми- ру  количество импульсов сигналов записи, поступающих с выхода элемента И 5 на вход сложени , и вычита  из этой сум.мы количество импульсов сигналов чтени , поступающих на вход вычитани  с входа чтени  устройства. Если все регистры 1 данных зан ты, то на выходе счетчика 4 импульсов, а следовательно, и на индикаторном выходе устройства по вл етс  сигнал заполнени  всех регистров 1 данных (логический нуль), который также поступает на первый BXO;I эл-с- мента И 5, закрыва  его дл  прохожде- н и  сигнала записи. С индикаторного иы- хода устройства сигнал заполнени  поступает в устройство управлени . При по влении после сигр1ала чтени , свободного из регистров

чика 4 импульсов снимаетс , открыва  элемент И 5.

Информаци , поступающа  з регистр 1 данных, может быть представлена однофазным или парафазным двоичным кодом. Функционирование триггеров 31 рассмотрено применительно к парафазному коду.

Регистр 1 функционирует следующим образом .

При записи по сигналу записи информации в регистр 1 данных (фиг . б) информационное слово поступает через второй информационный вход регистра 1 данных (на входе управлении регистра 1 данных в это врем  отсутствует сигнал управлени ) или через третий информационный вход регистра 1 данных (на входе управлени .регистра 1 данных в это врем  прис тствует с:; - - ; -; управлени  -- положительный уровень ло. ческой единицы). При записи ннфор: ;а- ционного с. юва по сигналу чтени  в регистр данных инфop auнoннoe во поступает через его первый инфп;) ционный вход. Каждо. двоичко;.гу разр ду ипс||ормацио11ного слова соответствует один триггер 31.

o

5

0

Q

52

Каждый триггер 31 представл ет собой (фиг. 7) два тактируемых триггера RS-Tui;;, соединенных между собой по М-S схеме.

Через инверсный вход элемента И - НЕ 38 или ЗЭ триггер 31 устанавливаетс  соответственно в нулевое или единичное состо ние, блокиру  на врем  длительности этого импульса установки триггера на элемента И- НЕ 42 и 43. По переднему фронту сигнала записи или чтени  информаци  записываетс  в триггер на элементах И - НЕ 38 и 39, а по заднему фронту этого сигнала записи или этого сигнала чтени  переписываетс  в триггер на элементах И - НЕ 42 и 43. По переднему фронту сигнала за1И1си информаци  в триггер на элементах И--НЕ 38 и 39 записываетс  с второго инфор- .машюнного входа этого триггера 31 через эле.менты I-l--Hf- 34 и 35 (отсутствует сигнал управлени  на входе управлени  триггера 31 или с третьего информационного входа через элементы И - НЕ 32 и 33 (присутствует сигнал управлени  на входе управлени  триггера 31). По переднему фронту сигнал с чтени  пнфор- .мации записываетс  в триггер lia элементах И-НЕ 38 и 39 с первого информационного входа триггера 31 через элементы И -НЕ 36 и 37.

Аналогичные регистры 1 данных использованы и в известном устройстве. При этом в нем не используетс  вход установки всех разр дов регистра i данных в пуль и при этом этот регистр 1 да1;мых управ.ч етс  сигнало.м управлени  противоположной по.-1 рности (и: входе управ, ieiiii i pe.i iiCTpa 1 данных ii3i50CTHoro вк:1Ю.;еп дог ол:|пте,. 1ьный инвертор ) .

Предлагаемое буферное запоминаюпк С устройство может быть использовано н вычис- ,1ительных системах по сбору инфop iaunи при приоритетном обс.П жнвапии 6(nbnjoro М сла абонентов с различп11|ми а.чоесами, пp iopитeт каждого из которых опреде. 1легс  ко,том адреса и .может быть изменеп с по- предлагс емо Х) устройства. Это устройство .может быть, например, испо.чьзова- 1(0 в вычпс, 1ительн)Х систе.мах по;и  то1и 1 дан.чых на .магпитиой ленте.

устройство люжет распо. шгать адресл : :..)центов в любом заранее .ча;и 1)ом ::ор:-.1кс и позвол ет переход ;т1 от о. июг ,) пор ;1к;; их

к любому другому ПОрЯ.ТКу. т.о. и IMCHHTrj

приоритет адресов абонентов niui органи.ча- Ц1-:. ; очереди на обслуживание. За счет этого расшир ютс  функциональны возможности предлагаемого буферного зд;|)Мг;иающег() стройства с; а 1ненкю с H:-iiv; ,-Ti;wM.

-;1ПС 3;:Г

13

данных, счетчик импульсов, формирователь сигналов и элемент И, причем выход счетчика импульсов соединен с первым входом элемента И и  вл етс  индикаторным выходом устройства, второй вход элемента И  вл етс  входом записи устройства, вход вычитани  счетчика импульсов соединен с входами чтени  регистров данных группы, кроме последнего регистра данных, и с входом чтени  регистра данных и  вл етс  входом считывани  устройства, первые информационные входы регистров данных группы объединены и  вл ютс  информационным входом устройства, вторые информационные входы каждого регистра данных группы, кроме последнего, соединены с соответствующими выходами последующего регистра данных группы, второй и четвертый информационные входы последнего регистра данных группы подключены к выходу формировани  сигналов, информационные выходы каждого регистра данных подключены к третьему информационному входу последующего регистра данных группы, информационный выход первого регистра данных группы соединен с соответствующим входом регистра данных, выход которого  вл 1236555

14

етс  информационным выходом устройства, отличающеес  тем, что, с целью расширени  области применени  устройства за счет возможности записи информации в произвольном пор дке, в него введен блок распределителей сигналов записи, управл ющий вход которого  вл етс  управл ющим входом устройства, установочные входы блока распределителей сигналов записи, счетчика импульсов и регистра данных объединены и  вл ютс  установочным входом устройства , вход записи блока распределителей сигналов записи соединен с входом сложени  счетчика импульсов и выходом элемента И, вход чтени  блока распределителей сигналов записи подключен к соответствующему входу устройства, один информационный вход блока распределителей сигналов записи подключен к информационному входу устройства, другие информационные входы блока распределителей сигналов

записи соединены с соответствующими выходами соответствующих регистров данных группы, выходы блока распределителей сигналов записи соединены с соответствующими входами соответствующих регистров данных группы.

Фиг.

фиг. 2

ШигЗ

.

фиг Л

Составитель В. Фокина

Редактор М. БланарТехред И. ВересКорректор О. Лугова 

Заказ 3014/55Тираж 543Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений н открытий

113035, Москва, Ж-35, Раушска  наб., д. 4/5

Филиал ППП «Патент, г. Ужгород, ул. Проектна , 4

Claims (1)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

   Изобретение относится к вычислительной технике, в частности к регистровым запоминающим устройствам. Целью изобретения является расширение области применения устройства за счет возможности записи информации в произвольном порядке. Уст- ройство содержит группу регистров данных, регистр данных, блок распределителей сигналов записи, счетчик импульсов, элемент И и формирователь сигналов. Устройство может быть использовано в вычислительных системах по сбору информации при приоритетном обслуживании большого числа абонентов с различными адресами, приоритет каждого из которых определяется кодом адреса и может быть изменен с помощью данного устройства. Устройство может располагать адреса абонентов в любом заранее заданном порядке и позволяет переходить от одного порядка расположения их к другому порядку, т.е. изменять приоритет адресов абонентов, при организации очереди на обслуживание.