SU1163360A1 - Буферное запоминающее устройство - Google Patents

Abstract

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационные выходы которого подключены к одним из входов регистров и селекторов, а адресные входы подключены к выходам счетчика адреса записи и счетчиков адреса считывани , счетчики слов и триггеры, выходы которых подключены соответственно к первым и вторым входам элементов И, блок приоритетов, первый вход которого  вл етс  первым управл ющим входом устройства , другие входы блока приоритетов подключены к выходам элементов И, третьи входы которых объединены и  вл ютс  вторым управл ющим входом устройства. входами обращени  которого  вл ютс  первые входы триггеров, вторые входы триггеров подключены к выходам селекторов и входам записи регистров, выходы которых  вл ютс  выходами устройства, входы опроса селекторов соединены с первыми входами счетчиков адреса считывани  и выходами блока приоритетов, отличающеес  тем, что, с целью повыщени  быстродействи  устройства , в него введены дополнительные селекторы и элемент ИЛИ, выход которого подключен к управл ющему входу накопител  и входу счетчика адреса записи, а входы - к выходам дополнительных селекторов, соединенных также с первыми входами счетчиков слов, вторые входы которых подклю-. чены к выходам селекторов, одни из входов дополнительных селекторов соответственно объединены и подключены к информацион (rt ным входам накопител , входы опроса дополнительных селекторов подключены к первому выходу блока приоритетов, выходы счетчиков слов соединены соответственно с вторыми входами счетчиков адреса считывани , разр дные входы которых соответственно объединены и подключены к выходам счетчика адреса записи. Oi оо оо о

Description

Изобретение о1носитс  к вычислительной технике и может быть использовано в запоминающих устройствах систем ввода информации многоканальных измерительных комплексов . Цель изобретени  - повышение быстродействи  устройства. На чертеже изображена функциональна  схема предлагаемого устройства. Устройство содержит накопитель 1, регистры 2, счетчик 3 адреса записи, счетчики 4 адреса считывани , блок 5 приоритетов , счетчики 6 слов, первые селекторы 7, триггеры 8, элементы. И 9, вторые селекторы 10, элемент ИЛИ П; первый 12 и второй 13 управл ющие входы и входы 14 обратцени . Число регистров 2, селекторов 7 и 10, триггеров 8, счетчиков 4 адреса считывани , счетчиков 6 слов, элементов И 9 соответствует числу внешних блоков обработки (не показаны), в которые выдаетс  информаци  из буферного запоминающего устройства . В качестве селекторов могут быть использованы посто нные запоминающие устройства. Если в различных сеансах работы устройства характер распределени  каналов по блокам обработки измен етс , то в качестве селекторов могут быть использованы микросхемы пам ти (например, 134РУ2),«в которых записаны единицы по адресам,, соответствующим выдел емым каналам, дл  данного выхода. Устройство работает следующим образом. В исходном состо нии триггеры 8 установлены в единичное состо ние, счетчик 3, счетчики 4 и 6 обнулены (цепи установки не показаны). Принадлежность слова к соответствующему информационному каналу определ етс  по коду группы нескольких разр дов слова. Информационное слово поступает на входы накопител  1 в сопровождении сигнала на входе 12. Формируемый на первом выходе блока 5 приоритетов сигнал поступает на входы опроса селекторов 10. Если слово этого информационного канала подлежит выдаче в соответствующие блоки обработки , на выходах соответствующих селекторов 10 формируютс  сигналы, поступающие на первые суммирующие входы соответствующих счетчиков 6 слов и входы элемента ИЛИ 11. Сигнал с выхода элемента ИЛИ 11 обеспечивает подключение счетчика 3 адреса записи к адресным входам накопител  1 и, поступа  на управл ющий вход которого. осуществл ет запись входного слова, а затем по заднему фронту сигнала счетчик 3 адреса записи увеличивает свое значение. В это же врем  соответствующие счетчики 6 слов также увеличивают свои значени . При поступлении следующих информационных слов процесс повтор етс . Таким образом, производитс  запись по возрастающим адресам , определ емым счетчиком 3 адреса записи, а счетчики 6 слов принимают значени , соответствующие числу слов накоплени  дл  выдачи по каждому выходу. Если какой-либо счетчик 6 слов равен нулю, т. е. в накопителе 1 нет информации, подлежг(щей выдаче по этому выходу, сигнал с выхода такого счетчика закрывает соответствующий элемент И 9 и разрешает перезапись значени  счетчика 3-адреса записи Э соответствующий счетчик 4 адреса считывани . Как только счетчик 6 слов становитс  не равным нулю, т. е. дл  данного выхода по вл етс  информаци  в накопителе 1, перезапись значени  счетчика 3 адреса записи в соответствующий счетчик 4 адреса считывани  запрещаетс  и его значение соответствует адресу, по которому в накопит еле 1 хранитс  первое слово, подлежащее выдаче по данному выходу. С выходом счетчиков 6 слов, не равных нулю, сигналы разрешени  поступают на входы соответствующих элементов И 9, которые открыты единичными сигналами с триггеров 8. При по влении тактового сигнала на входе 13 с выходов соответствующих элементов И 9 сигналы поступают на входы блока 5 приоритетов, который выдел ет из всех сигналов на его входах старший по приоритету и формирует сигнал на соответствующем ему выходе. При этом осуществл етс  подключение соответствующего счетчика 4 адреса считывани  к адресным входам накопител  1, считывание информационного слова и опрос соответствующего селектора 7, по сигналу на выходе которого счетчик 6 слов уменьшает содержимое на единицу. Производитс  запись считанного слова в регистр 2 и сброс триггера 8, который в результате этого закрывает соответствующий элемент И 9. По заднему фронту сигнала на соответствующем выходе блока 5 приоритетов счетчик 4 адреса считывани  увеличивает значение на единицу, принима  значение следующего адреса. Если очередное считывание из накопител  1 не подлежит выдаче, на вьь ходе опрашиваемого селектора 7 сигнал не формируетс  и по следующему сигналу на входе 13 процесс повтор етс  до тех пор, пока не будет считано слово, выдел емое опрашиваемым селектором 7, или же содержимое соответствующего из счетчиков -6 слов не станет равным нулю. Затем процесс повтор етс  дл  следующего по приоритету входа блока 5 приоритетов. Запросы очередных информационных слов поступают асинхронно от блоков обработки по входим 14 и устанавливают в единицу соответствующие триггеры 8, открыва  соответствующие им элементы И 9. Предлагаемое устройство может осуществл ть выдачу любых наперед заданных наборов информационных слов на каждый из блоков обработки по мере поступлени  от них запросов за информацией.

Claims (1)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационные выходы которого подключены к одним из входов регистров и селекторов, а адресные входы подключены к выходам счетчика адреса записи и счетчиков адреса считывания, счетчики слов и триггеры, выходы которых подключены соответственно к первым и вторым входам элементов И, блок приоритетов, первый вход которого является первым управляющим входом устройства, другие входы блока приоритетов подключены к выходам элементов И, третьи входы которых объединены и являются вторым управляющим входом устройства, входами обращения которого являются первые входы триггеров, вторые входы триггеров подключены к выходам селекторов и входам записи регистров, выходы которых являются выходами устройства, входы опроса селекторов соединены с первыми входами счетчиков адреса считывания и выходами блока приоритетов, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены дополнительные селекторы и элемент ИЛИ, выход которого подключен к управляющему входу накопителя и входу счетчика адреса записи, а входы — к выходам дополнительных селекторов, соединенных также с первыми входами счетчиков слов, вторые входы которых подклю-. чены к выходам селекторов, одни из входов дополнительных селекторов соответственно объединены и подключены к информационным входам накопителя, входы опроса дополнительных селекторов подключены к первому выходу блока приоритетов, выходы счетчиков слов соединены соответственно с вторыми входами счетчиков адреса считывания, разрядные входы которых соответственно объединены и подключены к выходам счетчика адреса записи.