SU1075310A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство Download PDF

Info

Publication number
SU1075310A1
SU1075310A1 SU823523030A SU3523030A SU1075310A1 SU 1075310 A1 SU1075310 A1 SU 1075310A1 SU 823523030 A SU823523030 A SU 823523030A SU 3523030 A SU3523030 A SU 3523030A SU 1075310 A1 SU1075310 A1 SU 1075310A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
counter
input
word
Prior art date
Application number
SU823523030A
Other languages
English (en)
Inventor
Валерий Матвеевич Гриць
Виктор Семенович Лупиков
Борис Сергеевич Маслеников
Олег Григорьевич Светников
Сергей Степанович Спиваков
Original Assignee
Предприятие П/Я А-3756
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3756 filed Critical Предприятие П/Я А-3756
Priority to SU823523030A priority Critical patent/SU1075310A1/ru
Application granted granted Critical
Publication of SU1075310A1 publication Critical patent/SU1075310A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

БУФЕРНОЕ АПСМИНАЮЩЕЕ УСТРОЙСТВО , содержащее накопитель, информационные выходы которого подключены к одним из входов регистров, а адресные входы - к выхода м счетчика адреса записи и счетчика гщреса считывани , счетчик слов и блок задани  приоритетов обращений, один из выходов которого соединены соответственно с входом счетчика адреса записи и первым входом счетчика слов, со вторым входом счетчика слов и входом счетчика адреса считывани , причем один из входов блока задани  приоритетов обращени   вл етс  первым управл ющим входом устройства, выходами которого  вл ютс  выходы регистров, отличающеес  тем, что, с целью увеличени  информационной емкости накопител , в устройство введены триггеры, дополнительные счетчики адреса считывани , дополнительные счетчики слов, селекторы и элементы И, первые входы которых подключены к выходам триггеров, первые входы которых и другие входы регистров соединены с выходами селекторов,управл ющие входы которых подключены к информационным выходам накопител , причем первые входы дополнительных счетчиков слов соединены с первым входом счетчика слов, входы дополнительных счетчиков адреса считывани , входа i опроса селекторов и вторые входы дополнительных счет чиков слов - с (Л другими выходами блока задани  приоритетов обращений, другие входы которого под| лючены к выходам элементов И, вторые входы которых соединены соответственно с выходами счет-G чиков слов, выходы дополнительных счетчиков адреса считывани  подключены к адресньл входам накопител , третьи входы элементов И объединены v4 и  вл ютс  вторым управл ющим входом СЛ устройства, входами обращени  которого  вл ютс  вторые входы триггеров оэ

Description

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам, и может быть ис пользовано в системах сбора, переда чи и обработки измерительной информации . Известно буферное запоминающее устройство, содержащее накопитель, информационные выходы которого соединены с входами выходных регистров счетчик адреса записи и счетчик адреса чтени , выходы которых .соедине ны с .адресными входами накопител  Л Недостатком этого устройства  вл етс  неэффективное использование суммарной емкости накопител  и выходных регистров (дополнительных на копителей) и потери информации при запоминании накопител  и- одного из дополнительных накопителей. Наиболее близким техническим решением к изобретению  вл етс  буфер ное запоминакмдее устройство, содержащее накопители, информационные выходы которых соединены с входами выходных регистров, счетчик адреса записи и счетчик адреса чтени , выходы которых подключены к адресным входам накопителей, схему приоритета , первый выход которой соединен с входом счетчика адреса записи и пер вым входом счетчика объема, второй выход схемы приоритета соединен со входом счетчика адреса чтени  и вто рым входом счетчика объема, первый вход схемы приоритета  вл етс  -первым управл ющим входом устройства 2 Недостатком ..известного устройства  вл етс  использование нескольких накопителей дл  обслуживани  несколь ких асинхронных, разнотипных приемНИКОВ информации, что определ ет сложность устройства, снижает его информационную емкость и надежность Целью изобретени   вл етс  увеличение информационной емкости накопител , а также упрощение устройства. Поставленна  цель достигаетс  тем что в буферное запоминающее устройст во/ содержащее накопитель, информационные выходы которого подключены к одним из входов регистров, а адресные входы - к выходам счетчика адреса записи и счетчика адреса считывани , счетчик слов и блок задани  приоритетов обращений, одни иэ р. выходов которого соединены соответ ственно с входом счётчика адреса записи и первым входом счетчика слов, со взЬорым входом счетчика слов и входом счетчика адреса считывани , причем один из входов блока задани  приоритетов обращений  вл етс  первым управл ющим входом устройства9 выходами которого  вл ютс  выходы регистров, введены триггеры, дополнительные счетчики адреса считывани , дополнительные счетчики слов, селекторы и элементы И, первые входы которых подключены к выходам триггеров, первые входы которых и другие входы регистров соединены с выходами селекторов, управл ющие входы которых подключены к информационным выходам накопител , причем первые входы дополнительных счетчиков слов соединены с первьм входом счетчика слов, входы дополнительных счетчиков адреса считывани , входы опроса селекторов и вторые входы дополнительных счетчиков слов - с Другими выходами блока задани  приоритетов обращений, другие входы которого подключены к выходги элементов И, вторые входы которых соединены соответственно с выходами счетчиков слов, выходы дополнительных счетчиков адреса считывани  подключены к адресньм входам накопител , третьи входы элементов И объединены и  вл ютс  вторым управл ющим входом устройства, входами (бращени  которого  вл ютс  вторые входы триггеров. На чертеже изображена функциональна  схема предложенного устройства. Устройство содержит накопитель 1, регистры 2, счетчик 3 адреса записи, счетчик 4 адреса считывани , блок 5 задани  приоритетов обращений, счетчик б слов, селекторы 7, триггеры 8, элементы И 9, дополнительные счетчики 10 адреса считывани , дополните;$ьные счетчики 11 слов, первый 12, второй 13 управл ющие входы и входы 14 обращени  устройства. Число регистров 2, селекторов 7, триггеров 8, счетчиков 4 и 10 адреса считывани  и счетчиков б и 11 слов соответствует числу внешних блоков обработки (не показаны), в которые выдаетс  информаци  из буферного запоминающего устройства.Если в различных сеансах работы устройства характер распределени  каналов по блокам обработки измен етс , то в качестве селекторов могут быть использованы микросхемы пам ти (например , 155РУ2, 134РУ2), в которых записаны единицы по адресам, соответствующим выдел емым каналам. Предложенное устройство работает следующим образом. В исходном состо нии триггеры 8 установлены в единичное состо ние, счетчик 3, счетчик 4, счетчик 6, счетчики 10 и счетчики 11 обнулены (цепи установа не показаны). Принадлежность слова к соответствующему выходному.информационному каналу (т.е. к блоку обработки) определ етс  по коду группы нескольких разр дов слова. На управл ющие входы селекторов 7 поступает код, определ кхций выходной информационный канал, а на соответствугаций ему выбираемый вход подан уровень логической единицы . если считанное слово подлежит вводу в соответствующий регистр 2, и уровень логического нул , если не подлежит. Информационное слово поступает на входы накопител  1 в сопровождении сигнала на входе 12. Формируетс  сигнал на первом выходе блока 5, поступающий на вход счетчика 3 и первые (суммирующие) входы счетчика -6 и счетчиков 11. Этот сигнал осуществл ет подключение счетчика 3 к адресным входам накопител  1 и запись информационного слова по адресу , задаваемому счетчиком 3. По за7 данному фронту сигнала счетчик 3, счетчик б и счетчики 11 увеличивают свое значение на единицу. При поступ лении следующих информационных слов процесс .повтор етс , таким образом, производитс  запись по возрастающим адресам, определ емьил счетчиком 3, а счетчик б и счетчики 11 принимают значени , соответствующие объему записанных слов. Как только значени  счетчика б и счетчиков 11 станов тс  не равными нулю, сигналы разрешени  с их вы ходов поступают на входы соответству ющих элеме.нтов И 9, открытые единич ными сигналс1ми с триггеров 8. При по влении тактового сигнала на входе 13 сигналы с выходов элементов И 9 по- тупают на входы блока 5, который выдел ет из всех сигналов на его входах старший по приоритету и формирует сигнал на -соответствующем выходе. По сигналу на одном из. входов блока5 осуществл етс  подключение счетчика 4 или соответству ющего из счетчиков 10 к адресным входам накопител  1 считывание инфор мационного слова и опрос соответству ющего селектора 7, а затем счетчик 4 или соответствующий счетчик 10 увеличивает свое содержимое на единицу , а соответствукмций счетчик 11 или счетчик б уменьшает содержимое на единицу. Если считываемое из накопител  1 слово не подлежит вводу в регистр 2, то на выходе опрашиваемого селектора 7 сигнал не формируетс , и по следующему сигналу на вхо де 13 процесс повтор етс , тем самым производитс  поиск считываег4ых слов подлежащих обработке старшим по при оритету внешним- блоком обработки. Считывание производитс  до тех пор, пока не будет считано слово, выдел емое опрашиваемым селектором 7, или же содержимое соответствующего из счетчиков б или 11 не станет равным нулю и тем самым закроет соответствующий элемент И 9 (что означает отсутствие в накопителе 1 информации , подлежащей выводу через соответствующий из регистров 2 в данный блок обработки). Если считано- слово,, выдел емое опрашиваемым селектором 7, то сигналом с. его выхода производитс  запись слова в регистр.2 и сброс соот .ветствующего из триггеров 8, который ;в результате этого закрывает соответствующий элемент И 9. Затем процесс повтор етс  дл  следующего по приоритету входа блока 5. . Запросы очередного информационного слова поступают асинхронно от блрков обработки по входам 14 и устанавливают в единицу соответствующие из триггеров 8, открыва  соответствующие из элементов И 9. В счетчике 3 хранитс  текущее значение адреса записи, в счетчиках 4 и 10 - текущие значени  адресов чтени  дл  соответствующих блоков обработки, в счетчике б и счетчиках 11 - текущие значени  объёма слов, из которых производитс  выделение информации дл  соответствующих блоков обработки. Предлагаемое устройство может осуществл ть выдачу любых наперед заданных наборов информационных СЛОЕ на каждый из блоков обработки по мере поступлени  от них запросов за информацией. В частном случае, например, устройство может осуществл ть выдачу всей информации на магнитный регистратор и на графический регистратор, временные диаграммы которых различны. При этом емкость накопител  1 определ етс  как максимальна  из емкостей, необходимых дл  работы одного из регистратооов . . Таким образом, использование только одного накопител  с информационной емкостью, определ емой лииш одним из приемников информации, работающем в наихудшем режиме, дл  обслуживани  нескольких асинхронных блоков обработки, упрощает структуру устройства, увеличивает информационную емкость накопител , а также повышает его надежность. Технико-экономическое преимущество предложенного устройства заключаетс  в увеличении информационной емкости примен емого в нем накопител  по сравнению с известным устройством . ,

Claims (1)

  1. БУФЕРНОЕ'ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационные выходы которого подключены к одним из входов регистров, а адресные входы - к выходам счетчика адреса записи и счетчика адреса считывания, счетчик слов и блок задания приоритетов обращений, один из выходов которого соединены соответственно с входом счетчика адреса записи и первым входом счетчика слов, со вторым входом счетчика слов и входом счетчика адреса считывания, причем один из входов блока задания приоритетов обращений является первым управляющим входом устройства, выходами которого являются выходы регистров, отличающееся тем, что, с целью увеличения информационной емкости накопителя, в устройство введены триггеры, дополнительные счетчики адреса считывания, дополнительные счетчики слов, селекторы и элементы И, первые входы которых подключены к выходам триггеров, первые входы которых и другие входы регистров соединены с выходами селекторов,'управляющие входы которых подключены к информационным выходам накопителя, причем первые входы дополнительных счетчиков слов соединены с первым входом счетчика слов, входы дополнительных счетчиков адреса считывания, входа опроса селекторов и вторые входы дополнительных счетчиков слов - с другими выходами блока задания приоритетов обращений, другие входы ко торого подключены к выходам элементов И, вторые входы которых соединены соответственно с выходами счет
    SU „.,107531
    II Σ я чиков слов, выходы дополнительных счетчиков адреса считывания подклю чены к адресным входам накопителя, третьи входы элементов И объединены и являются вторым управляющим устройства, входами обращения кото рого являются вторые входы
SU823523030A 1982-12-17 1982-12-17 Буферное запоминающее устройство SU1075310A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823523030A SU1075310A1 (ru) 1982-12-17 1982-12-17 Буферное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823523030A SU1075310A1 (ru) 1982-12-17 1982-12-17 Буферное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1075310A1 true SU1075310A1 (ru) 1984-02-23

Family

ID=21039549

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823523030A SU1075310A1 (ru) 1982-12-17 1982-12-17 Буферное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1075310A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 9 711631, кл. G 11 С 9/00, 1980. 2. Авторское свидетельство СССР D 888202, кл. G 11 С 9/00, 1981 (поототип). *

Similar Documents

Publication Publication Date Title
EP0345807A2 (en) Line memory for speed conversion
SU1075310A1 (ru) Буферное запоминающее устройство
EP0057096A2 (en) Information processing unit
SU1163360A1 (ru) Буферное запоминающее устройство
SU1481854A1 (ru) Динамическое запоминающее устройство
SU1034069A1 (ru) Буферное запоминающее устройство
SU1124380A1 (ru) Запоминающее устройство
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
RU2108618C1 (ru) Многоканальное устройство приоритета
SU1070554A1 (ru) Устройство дл организации очереди
SU903983A1 (ru) Ассоциативна запоминающа матрица
SU1062704A1 (ru) Устройство управлени сообщени ми
SU1689951A1 (ru) Устройство дл обслуживани запросов
SU1262494A1 (ru) Устройство дл управлени обращением к пам ти
SU1144109A1 (ru) Устройство дл опроса информационных каналов
SU822290A1 (ru) Полупроводниковое запоминающееуСТРОйСТВО
SU1129655A1 (ru) Запоминающее устройство с обнаружением ошибок
SU1509921A1 (ru) Адаптивна система обработки данных
SU1269144A1 (ru) Устройство дл ввода информации
SU637689A1 (ru) Устройство поиска сигналов
SU1465836A1 (ru) Устройство дл функционального контрол цифровых узлов
SU1238091A1 (ru) Устройство дл вывода информации
SU1046935A1 (ru) Пересчетное устройство
SU1339653A1 (ru) Запоминающее устройство
SU1596390A1 (ru) Устройство буферной пам ти