SU1262494A1 - Устройство дл управлени обращением к пам ти - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в системах пам ти дл  блокировки обращени  к неисправным  чейкам. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит два счетчика , триггер, схему сравнени  и блок пам ти адресов дефектных регистров. Поставленна  цель достигаетс  за счет увеличени  количества управл емых объектов при фиксированном объеме блока пам ти адресов дефектных регистров. 1 ил.

Description

IN:)

О5

ю

4

;о

Claims (2)

1. 4 Изобретение относитс  к вычислительной технике и может быть использовано в системах пам ти дл  блокировки обращени  к неисправным  чейкам пам ти. Целью изобретени   вл етс  повышение быстродействи  устройства. На чертеже представлена функциональна  схема устройства. Устройство содержит первый счетчик 1, блок 2 пам ти адресов дефектных регистров, схему 3 сравнени , триггер 4, второй счетчик 5, выход 6 разрешени  обращени  к пам ти устройства, входы 7 и 8 тактовых импульсов и начальной установки устройства . Устройство работает следующим обраПусть имеетс  запоминающее устройство (ЗУ), выполненное на основе микросхемы К1602РЦ2. Структура микросхемы такова, что она содержит 282 сдвиговых регистров хранени  информации, из которых 22 регистра резервных, предназначенных дл  использовани  вместо дефектных. Микросхема имеет две секции, кажда  из которых содержит по 141 регистру хранени . что с учетом дефектных регистров позвол ет разместить 128 бит информации. При записи данных в ЗУ информаци  адресуетс  страницами в 256 бит, причем каждый четный бит информации попадает в первую секцию, а каждый нечетный - во вторую. Запись информации в ЗУ управл етс  данными , хранимыми в блоке 2 пам ти. В этом блоке содержитс  информаци  о годности регистров хранени . Блок 2 пам ти разделен на две части в соответствии с количеством секций микросхемы. Максимальное количество дефектных регистров хранени  равно 22, следовательно, число  чеек блока 2 равно 22 по 11 в каждой части. Разр дность  чейки равна числу разр дов двоичного кода числа 256, т.е. восьми. Этого количества разр дов оказываетс  достаточно , поскольку в каждой секции микросхемы содержитс  не более 141 регистра хранени . Нумерацию регистров будем производить от нул  и далее в каждой секции микросхемы Если в секции микросхемы число дефектных регистров меньше 11, то в свободные  чейки записываетс  код 11111111. Информационные разр ды, поступающие на запись в микросхему пам ти, следуют с частотой 100 кГц. Поскольку дл  каждого из них необходимо в наихудшем случае просмотреть содержимое половины  чеек блока 2, то основна  частота поступлени  синхроимпульсов (СИ) равна 1,1 МГц. Перед началом работы устройства происходит обнуление счетчиков 1 и 5. Предположим дл  конкретности, что в первой секции микросхемы дефектен нулевой регистр хранени , а во второй - первый. При записи информации СИ поступают на счетчик 1, информаци  на выходе которого определ ет адрес  чейки блока 2, к которой в данный момент производитс  обращение. Еще один адресный разр д блока 2 задает номер секции блока 2, к которой производитс  обращение, и определ етс  сигналом на выходе триггера 4. Первоначально на выходе этого триггера «О, а следовательно, обращение идет к  чейкам 1-й секции блока 2. Сразу после приема 1-го СИ на счетчик 1 из блока 2 пам ти на схему 3 сравнени  будет считан код 00000000, что соответствует дефектному регистру хранени  с нулевым номером 1-й секции микросхемы. Этот же код имеетс  на выходе счетчика 5, который определ ет номер регистра хранени , в который в данный момент производитс  запись информации. Схема сравнени  фиксирует совпадение кодов, и этот сигнал запрещает передачу информационного бита в дефектный регистр хранени . Коды, считанные из остальных дес ти  чеек 1 -и секции блока 2, не дадут сигнала совпадени . Одиннадцатый СИ, поступивший на счетчик 1, приведет к переполнению счетчика 1, и сигнал переполнени  с его выхода изменит состо ние триггера 4. 1 с выхода триггера 4 будет определ ть обращение ко 2-й секции блока 2 при поступлении очередных В счетчике 5 по-прежнему 11 импульсов записан код 00000000, поскольку идет запись также в нулевой регистр хранени  микросхемы , но во 2-ю секцию. При просмотре содержимого  чеек пам ти блока 2 схема 3 сравнени  не вырабатывает сигнала совпадени , поскольку нулевой регистр хранени  2-й секции микросхемы бездефектен, и очередной бит информации будет записан в микросхему. Одиннадцатый СИ снова переполнит счетчик 1, сигнал переполнени  изменит состо ние триггера 4 (теперь на его выходе будет «О), а содержимое счетчика 5 станет 00000001. Это будет означать, что следующие два информационных бита будут записаны в первые регистры 1-й и 2-й секций микросхемы. Коды, считанные из 11  чеек 1-й секци блока 2, не совпадают с содержимым счетчика 5, и очередной информационный бит будет записан в первый регистр четной секц„„ микросхемы. Вновь сигнал переполнени  счетчика 1 изменит состо ние триггера, а следовательно, следующие обращени  будут производитьс  к 2-й секции блока
2. 2. При обращении к 1-й  чейке этой секции будет считан код 00000001, который совпадает с содержимым счетчика 5. Сигнал на выходе 6 запрещает передачу информационного бита в дефектный регистр . Формула изобретени  Устройство дл  управлени  обращением к пам ти, содержащее блок пам ти адресов

   дефектных регистров и первый счетчик, причем выход первого счетчика подключен к входу младших разр дов адреса блока пам ти адресов дефектных регистров, вход установки в «О первого счетчика подключен к входу начальной установки устройства, отличающеес  тем, что с целью повышени  быстродействи  устройства, в него введены второй счетчик, триггер и схема сравнени , причем выход триггера подключен к счетному входу второго счетчика и к входу старших разр дов адреса блока пам ти адресов

   дефектных регистров, выход которого подключен к первому входу схемы сравнени , выход и второй вход которой подключены соответственно к выходу разрешени  обращени  к пам ти устройства и к выходу второго счетчика, вход начальной установки устройства подключен к входам установки «О триггера и второго счетчика, синхровход и выход переполнени  первого счетчика подключены соответственно к входу тактовых импульсов устройства и к счетному входу триггера.