SU1302266A1 - Последовательное устройство ввода - Google Patents

Последовательное устройство ввода Download PDF

Info

Publication number
SU1302266A1
SU1302266A1 SU853996428A SU3996428A SU1302266A1 SU 1302266 A1 SU1302266 A1 SU 1302266A1 SU 853996428 A SU853996428 A SU 853996428A SU 3996428 A SU3996428 A SU 3996428A SU 1302266 A1 SU1302266 A1 SU 1302266A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
adder
reliability
counter
Prior art date
Application number
SU853996428A
Other languages
English (en)
Inventor
Александр Михайлович Костроминов
Александр Алексеевич Красногоров
Александр Николаевич Киселев
Original Assignee
Ленинградский институт инженеров железнодорожного транспорта им.акад.В.Н.Образцова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский институт инженеров железнодорожного транспорта им.акад.В.Н.Образцова filed Critical Ленинградский институт инженеров железнодорожного транспорта им.акад.В.Н.Образцова
Priority to SU853996428A priority Critical patent/SU1302266A1/ru
Application granted granted Critical
Publication of SU1302266A1 publication Critical patent/SU1302266A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при построении устройств дл  сопр жени  измерительной и вычислительной аппаратуры с одноразр дными регистрирующими приборами, например электромеханическими счетчиками. Целью изобретени   вл етс  повышение надежности работы устройства за счет исключени  ложных срабатываний . Устройство содержит элемент I сравнени , оперативный запоминающий блок 2, группу 3 элементов НЕ, сумматор 4, первый, второй дешифраторы 5, 6, счетчик 7 считьшани . Устройство обеспечивает верификацию поступающей в него информации и передачу ее на регистрирующий прибор с высокой степенью надежности. I ил. 0-И Вход Синхрон 11заци91 считыбани. Зы}(од СО о to to 05 0:1

Description

Изобретение относитс  к области вычислительной техники и может быть использовано при разработке устройств дл  сопр жени  измерительной и вычислительной аппаратуры с одноразр дными регистрирующими приборами, например электромеханическими счетчиками.
Целью изобретени   вл етс  повышение надежности работы устройства за счет исключени  ложных срабатываний.
На чертеже представлена блок-схема устройства .
Устройство содержит элемент 1 сравнени , оперативный запоминающий блок 2, группу 3 элементов НЕ, сумматор 4, первый и второй дещифраторы 5 и 6, счетчик 7 считывани .
Устройство работает следующим образом .
В исходном состо нии, когда информаци  в устройстве сопр жени  отсутствует, блок 2, который  вл етс  двоичным счетом, и счетчик 7 считывани  имеют одинаковые сигналы на выходах. Ноэтому разница в состо ни х счетчиков, определ ема  сумматором 4, равна нулю и на втором выходе де- щифратора 5, входы которого настроены на это нулевое состо ние сумматора 4, присутствует пассивный сигнал (например, логический «О), свидетельствующий об отсутствии информации.
Нри поступлении на вход устройства активного сигнала в виде логическом «1 он через элемент 1 сравнени  записываетс  в блок 2 оперативного запоминающего устройства .
Сигналы с выходов блока 2 через группу 3 элементов НЕ поступают на вход сумматора 4, который суммирует их с двоичным числом, записанным в пр мом коде на выходах счетчика 7 считывани . Так как блок 2 изменил свое состо ние, то идентичность сигналов на входах сумматора отсутствует и разница между ними не равна нулю. В этом случае на выходе дешифратора 6 присут
ствует активный сигнал (например, логическа  «1), свидетельствующий о наличии информации в устройстве сопр жени . После каждого считывани  слова информации регистрирующим прибором последний подает с выхода устройства сопр жени  на вход «Синхронизаци  считывани  импульсный сигнал, который измен ет состо ние счетчика 7 считывани . Этот сигнал по вл етс  до тех пор, пока состо ние счетчика 7 считывани  не станет равным состо нию выходов блока 2.
Таким образом, количество информации, наход щейс  в устройстве, определ етс  разницей в состо ни х счетчика 2 и счетчика 7 считывани .
Дешифратор 5 предназначен дл  подачи сигнала запрета на элемент 1 сравнени  в случае переполнени  устройства сопр жени .
Формула- изобретени 
5
5
Последовательное устройство ввода, содержащее оперативный запоминающий блок, информационный вход которого подключен к выходу элемента сравнени , первый вход которого подключен к информационному входу устройства, отличающеес  тем, что, с целью повышени  надежности работы устройства за счет исключени  ложных срабатываний, в него введены групд па элементов НЕ, сумматор, счетчик считывани  и первый, второй дешифраторы, причем вход синхронизации считывани  устройства подключен к счетному входу счетчика считывани , выход которого соединен- с первым входом сумматора, второй вход которого через элементы НЕ группы соединен с выходом оперативного запоминающего блока, выход сумматора соединен с входами первого и второго дешифраторов, выход первого дещифратора соединен с вторым входом элемента сравнени , выход
0 второго дещифратора соединен с информационным выходом устройства.

Claims (1)

  1. 20 Формула- изобретения
    Последовательное устройство ввода, содержащее оперативный запоминающий блок, информационный вход которого подключен к выходу элемента сравнения, первый вход которого подключен к информационному входу устройства, отличающееся тем, что, с целью повышения надежности работы устройства за счет исключения ложных срабатываний, в него введены груп30 па элементов НЕ, сумматор, счетчик считывания и первый, второй дешифраторы, причем вход синхронизации считывания устройства подключен к счетному входу счетчика считывания, выход которого соединенс первым входом сумматора, второй вход ко35 торого через элементы НЕ группы соединен с выходом оперативного запоминающего блока, выход сумматора соединен с входами первого и второго дешифраторов, выход первого дешифратора соединен с вторым входом элемента сравнения, выход 40 второго дешифратора соединен с информационным выходом устройства.
SU853996428A 1985-12-19 1985-12-19 Последовательное устройство ввода SU1302266A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853996428A SU1302266A1 (ru) 1985-12-19 1985-12-19 Последовательное устройство ввода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853996428A SU1302266A1 (ru) 1985-12-19 1985-12-19 Последовательное устройство ввода

Publications (1)

Publication Number Publication Date
SU1302266A1 true SU1302266A1 (ru) 1987-04-07

Family

ID=21212318

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853996428A SU1302266A1 (ru) 1985-12-19 1985-12-19 Последовательное устройство ввода

Country Status (1)

Country Link
SU (1) SU1302266A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 310253, кл. G 06 F 13/00, 1974. Авторское свидетельство СССР № 401999, кл. G 06 F 13/00, 1976. *

Similar Documents

Publication Publication Date Title
US3478325A (en) Delay line data transfer apparatus
SU1302266A1 (ru) Последовательное устройство ввода
US4771402A (en) Address comparator
SU1264174A1 (ru) Устройство дл обслуживани запросов
KR0175027B1 (ko) 마이크로 컴퓨터의 보안 방법 및 장치
SU1437871A1 (ru) Устройство дл сопр жени ЭВМ с абонентом
SU1262494A1 (ru) Устройство дл управлени обращением к пам ти
SU1615719A1 (ru) Устройство дл обслуживани запросов
SU1432522A1 (ru) Устройство дл формировани сигнала прерывани
SU1179349A1 (ru) Устройство дл контрол микропрограмм
SU1259275A1 (ru) Устройство дл сопр жени
SU1129655A1 (ru) Запоминающее устройство с обнаружением ошибок
SU1113854A1 (ru) Устройство дл защиты пам ти
SU1619282A1 (ru) Запоминающее устройство
SU1112365A1 (ru) Устройство формировани сигнала прерывани
SU1117627A1 (ru) Устройство дл сопр жени электронной вычислительной машины с каналами св зи
SU1624701A1 (ru) Устройство дл контрол Р-кодов Фибоначчи
SU1488815A1 (ru) Устройство для сопряжения источника и приемника информации
SU1179434A1 (ru) Буферное запоминающее устройство
SU746677A1 (ru) Устройство дл предотвращени ошибок в системах передачи данных
RU1798901C (ru) Однотактный умножитель частоты
SU1277124A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с абонентом
SU1188735A1 (ru) Микропрограммное устройство управлени
SU1080161A1 (ru) Устройство дл считывани информации с перфоносител
RU2006939C1 (ru) Устройство для поиска информации по совпадению