SU1179434A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство Download PDF

Info

Publication number
SU1179434A1
SU1179434A1 SU843725524A SU3725524A SU1179434A1 SU 1179434 A1 SU1179434 A1 SU 1179434A1 SU 843725524 A SU843725524 A SU 843725524A SU 3725524 A SU3725524 A SU 3725524A SU 1179434 A1 SU1179434 A1 SU 1179434A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
cell
control
Prior art date
Application number
SU843725524A
Other languages
English (en)
Inventor
Валерий Павлович Липатов
Анатолий Алексеевич Костецкий
Геннадий Анатольевич Богданов
Original Assignee
Предприятие П/Я В-8117
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8117 filed Critical Предприятие П/Я В-8117
Priority to SU843725524A priority Critical patent/SU1179434A1/ru
Application granted granted Critical
Publication of SU1179434A1 publication Critical patent/SU1179434A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

БУФЕРНОЕ ЗАПОМИНАМЦЕЕ УСТРОЙСТВО, содержащее регистры,  чейки индикации зан тости,  чейки управлени  считыванием,  чейки управлени  записью, элементы ИЛИ и элементы И, причем выход каждой  чейки управлени  считыванием соединен с первым управл ющим входом одноименного регистра и первым входом одноименной - чейки индикации зан тости , первый выход каждой из которых подключен к первому входу последующей  чейки управлени  считыванием, а второй выход - к второму входу одноименной  чейки управлени  считыванием и первому входу последующей  чейки управлени  записью, первые и вторые выходы  чеек индикации зан тости , кроме первой, соединены с входами первого и второго элементов И соответственно, выходы которых подключены соответственно к первым входам первого и второго элементов ИЛИ, вторые входы которых подключены к выходам последней  чейки индикации зан тости, выходы первого и второго элементов ИЛИ соединены соответственно с первыми входами первой  чейки управлени  записью и первой  чейки управлени  считыванием, третьи входы  чеек управлени  считыванием и первые выходы регистров  вл ютс  соответственно первым управл ющим входом и информаиионным выходом устройства, отличающеес  тем, что, с целью упрощени  устройства, в него введены блоки сравнени , группа элементов ИЛИ и группа элементов И, причем первые входы блоков сравнени  и регистров объединены и  вл ютс  информационным входом устройства, первьй управл ющий вход и второй вход каждого блока сравнени  .соединены соответственно с вторым выходом одноi именной  чейки индикации зан тости и с вторым выходом одноименного регистW ра , а первый выход подключен к первому входу одноименного элемента ИЛИ группы, второй вход и выход которого подключены соответственно к первому выходу одноименной  чейки индикации зан тости и к второму входу одноименной  чейки управле ни  записью, выход которой соединен со С первым входом одноименного- элемен4i i та И группы, выход которого подключен к второму управл ющему входу одно именного регистра и второму входу одноименной  чейки индикации зан тости , второй вход первого элемента И группы соединен с вторым выходом последнего блока сравнени , вторые входы элементов И группы, кроме первого , соединены с вторым выходом первого блока сравнени , третьи и последующие входы каждого элемента И группы, начина  с третьего, подключены соответственно к выходу предьщущего блока сравнени , третьи .управл ющие входы регистров и третьи входы  чеек индикации за

Description

н тости объединены и  вл ютс  дом которого  вл ютс  вторые третьим управл ющим входом устрой- управл ющие входы блоков сравнества , четвертым управл ющим вхо- ни .
117943А
1
Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах обработки телеметрической, радионавигационной или радиолокационной инфор мации, в автоматизированных информационно-измерительных системах, работающих в реальном масштабе времени, дл  обработки потоков данных, обладающих информационной избыточностью.
Цель изобретени  - упрощение устройства .
На чертеже изображена функциональна  схема предлагаемого устройства ..
Предлагаемое устройство содержит регистры 1,  чейки 2 индикации зан тости ,  чейки 3 управлени  считыванием ,  чейки 4 управлени  записью, первьй 5 и второй 6 элементы И, первый 7 и второй 8 элементы ИЛИ.
На чертеже обозначены первьй управл ющий вход 9, информационные выход 10 и вход 11 устройства. Устройство содержит также блок 12 сравнени , группу элементов ИЖ 13 и группу элементов И 14. На чертеже обозначены также управл ющие входы 15-17 с второго по четвертый устройства . Регистры 1 могут быть реализованы , например, на элементах типа 133ТМ2, причем пр мой выход каждого из разр дов подключаетс  к общему информационному выходу 10 устройства через формирователи типа 585АП16
Ячейки 2 индикации зан тости могут быть реализованы на элементах типа 133ТМ2, 133ЛАЗ, а  чейки 3 управлени  считыванием и  чейки 4 управлени  записью - на трехвходовых элементах И-НЕ. Блоки 12 сравнени  могут быть реализованы, например , на элементах типа 133ИМЗ, 13ЭЛП5, 133ЛНЗ, 133ЛАЗ.
Предлагаемое устройство работает следующим образом.
Регистры 1 служат дл  хранени  информационных слов.
После включени  устройства произодитс  начальна  установка регистров 1 и  чеек 2 сигналами управлени , потупающими по входу 16. После, начальой установки регистры 1 свободны от нформации, сигналы  чеек 2 подтвержают отсутствие информации в одноменных регистрах 1, на выходе элементов И 5 и элементов ИЖ 7 и 13 существует сигнал отсутстви  информации во всех регистрах 1 и перва  из  чеек 4 гоова к трансл ции импульса записи, поступающего по входу 14.Выходные сигнаы блоков 12 блокированы сигналами од ноименных  чеек 2. Импульсы записи, поступающие от источника информационных слов по входу 15, сопровождают входную информацию и задержаны относительно кода информационного слова на величину, необходимую дл  срабатывани  блока 12 и элементов ИЛИ 13. Поступившее, на вход первое после начальной установки информационное слово записываетс  в первый из регистров 1 по сигналу записи из первой  чейки 4, по заднему фронту этого сигнала перва  из  чеек 2 устанавливаетс  в состо ние Зан то, подготавлива  первую из  чеек 3 к трансл ции сигналов считьгеани  на вход первого из регистров 1 и вторую из  чеек 4 к трансл ции следукмцего импульса записи на вход соответствующего элемента И 14. Очередное информационное слово поступает с входа 11 одновременно на все блоки 12, в первом из которых сравниваетс  с содержимым Хр первого регистра 1, в остальных с нулевыми значени ми содержимого регистров 1.
Блок 12 возбуждает первьй выход, если абсолютное значение разности величины Хр ранее записанного в регистре 1 информационного слова и в ВХ очередного слова, поступившего на вход 11, не превьш ает величины 5 , заданной по входу 17. В случае выполнени  услови  /Y. - Хр / & сиг нал первого блока 12, поступающий на вход соответствующего элемента ИЛИ 13, разрешает запись нового значени  кода в первый регистр 1, при этом сигнал с второго выхода первого блок 12 запрещает запись этого слова во все последующие свободные регистры При выполнении услови  /Х fi / . S $ информационное слово записывает с  в следующий, например во второй регистр 1 по переднему фронту сигнал записи с выхода элемента И 14. Установка второй  чейки 2 в состо ние Зан то производитс  по заднему фронту этого сигнала. Аналогично про изводитс  запись в регистры 1 всех последуюпрпс информационных слов, а после з1аполнени  всех регистров 1 производитс  обновление информации в тех регистрах 1, значени  которых по сравнению с входными отличаетс  не более чем на величину Ь . Съем информации из регистров 1 на выход 10 осуществл етс  по импульсным сигналам считывани , постуформационной избыточностью. 344 пающим по входу 9 в  чейки 3, в пор дке возрастани  номеров зан тых  чеек 3, начина  с первой. По окончании ;зьщачи информационного слова  чейка 2 соответствующего регистра 1 устанавливаетс  в начальное состо ние импульсами, сформированными по заднему фронту сигналов считывани , поступающих с выхода одноименной  чейки 3, и подготавливаетс  к трансл ции очередного импульса считывани  следующа   чейка 3. Разделение во времени сигналов считывани  и записи, поступающих по входам 9 и 15, должно обеспечиватьс  внешним устройством синхронизации (не показано). Работа устройства в режиме без предварительной селекции (в режиме прототипа) происходит при подаче сигнала запрета по входу 17, блокирующегоспервые выходы блоков 12 и разрещающего прохождение сигналов записи в соответствующие регистры 1 через элементы И 14. Таким образом устройство обеспечивает предварительную селекцию дл  входных потоков, обладан цих ин

Claims (1)

  1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистры, ячейки индикации занятости, ячейки управления считыванием, ячейки управления записью, элементы ИЛИ и элементы И,’ причем выход каждой ячейки управления считыванием соединен с первым управляющим входом одноименного регистра и первым входом одноименной ячейки индикации занятости, первый выход каждой из которых подключен к первому входу последующей ячейки управления считыванием, а второй выход - к второму входу одноименной ячейки управления считыванием и первому входу последующей ячейки управления записью, первые и вторые выходы ячеек индикации занятости, кроме первой, соединены с входами первого и второго элементов И соответственно, выходы которых подключены соответственно к первым входам первого и второго элементов ИЛИ, вторые входы которых подключены к выходам последней ячейки индикации занятости, выходы первого и второго элементов ИЛИ соединены соответственно с первыми входами первой ячейки управления записью и первой ячейки управления считыванием, третьи входы ячеек управления считыванием и первые выходы регистров являются соответственно первым управляющим входом и информаиионным выходом устройства, отличающееся тем, что, с целью упрощения устройства, в него введены блоки сравнения, группа элементов ИЛИ и группа элементов И, причем первые входы блоков сравнения и регистров объединены и являются информационным входом устройства, первый управляющий вход и второй вход каждого блока сравнения соединены ι соответственно с вторым выходом одноименной ячейки индикации занятости и с вторым выходом одноименного регистра , а первый выход подключен к первому входу одноименного элемента ИЛИ группы, второй вход и выход которого подключены соответственно ' к первому выходу одноименной ячейки индикации занятости и к второму входу одноименной ячейки управления записью, выход которой соединен С первым входом одноименного- элемента И группы, выход которого подключен к второму управляющему входу одноименного регистра и второму входу одноименной ячейки индикации занятости, второй вход первого элемента И группы соединен с вторым выходом последнего блока сравнения, вторые входы элементов И группы, кроме первого, соединены с вторым выходом первого блока сравнения, третьи и последующие входы каждого элемента И группы, начиная с третьего, подключены соответственно к выходу предьщущего блока сравнения, третьи управляющие входы регистров и третьи входы ячеек индикации за-
    76Ш нятости объединены и являются третьим управляющим входом устройства, четвертым управляющим вхо дом которого являются вторые управляющие входы блоков сравне ния.
SU843725524A 1984-04-09 1984-04-09 Буферное запоминающее устройство SU1179434A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843725524A SU1179434A1 (ru) 1984-04-09 1984-04-09 Буферное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843725524A SU1179434A1 (ru) 1984-04-09 1984-04-09 Буферное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1179434A1 true SU1179434A1 (ru) 1985-09-15

Family

ID=21113157

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843725524A SU1179434A1 (ru) 1984-04-09 1984-04-09 Буферное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1179434A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент DD № 775515, кл. 21 А 137/64, опублик. 1970. Авторское свидетельство СССР № 542245, кл. G 11 С 19/00, 1975. *

Similar Documents

Publication Publication Date Title
SU1179434A1 (ru) Буферное запоминающее устройство
SU1171778A1 (ru) Устройство дл сравнени кодов
SU1048516A1 (ru) Буферное запоминающее устройство
SU959164A2 (ru) Буферное запоминающее устройство
SU1163360A1 (ru) Буферное запоминающее устройство
SU1714684A1 (ru) Буферное запоминающее устройство
SU1113793A1 (ru) Устройство дл ввода информации
SU1429104A1 (ru) Устройство дл вывода информации
SU1316050A1 (ru) Буферное запоминающее устройство
SU955008A1 (ru) Устройство дл ввода-вывода информации
SU1302266A1 (ru) Последовательное устройство ввода
SU1173446A1 (ru) Запоминающее устройство
SU1320846A1 (ru) Буферное запоминающее устройство
SU1196882A1 (ru) Многоканальное устройство ввода информации
SU1596390A1 (ru) Устройство буферной пам ти
SU1251181A1 (ru) Буферное запоминающее устройство
RU1797125C (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU898506A1 (ru) Запоминающее устройство
SU1180908A1 (ru) Устройство дл обмена данными между оперативной пам тью и внешним устройством
SU1365130A1 (ru) Посто нное запоминающее устройство
SU903983A1 (ru) Ассоциативна запоминающа матрица
SU1547031A1 (ru) Буферное запоминающее устройство
SU1261010A1 (ru) Буферное запоминающее устройство
SU1612303A1 (ru) Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали
SU1282141A1 (ru) Буферное запоминающее устройство