SU1429104A1 - Устройство дл вывода информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и .предназначено дл  вывода информации на устройства отображени . Целью изобретени   вл етс  повышение быстродействи  устройства за счет одновременного вывода точек с одинаковыми координатами на все индикаторы устройства отображени . Устройство дл  вывода информации содержит первьй регистр 1, счетчик 2, блок пам ти 3, первый элемент И 4, блок 5 коммутаторов, второй регистр 6, элемент задержки 7, второй к третий злементь И 8, 9, элемент НЕ 10, группу элементов И 11, дешифратор 12. Использование изобретени  позвол ет повысить скорость вывода изображени  на устройства отображени , имеющие большую информационную емко сть . 3 ил. 10

Description

4

1чэ ОО

1

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  вывода информации на устройства отображени .

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг. 1 приведена блок-схема устройства дл  вывода информации; на фиг , 2 - блок-схема блока пам ти; на фиг. 3 - блок-схема блока коммутаторов .

Устройство дл  вывода информации содержит первый регистр I, счетчик 2, блок 3 пам ти, первый элемент И 4, блок 5 коммутаторов, второй регистр 6, элемент 7 задержки, второй 8, третий 9 элементы И, элемент НЕ 10, группу элементов И 11 и дешифратор 12.

Блок пам ти содержит первьй 13, п-й I4 элементы пам ти с трехстабиль ным состо нием на выходе.

Блок коммутаторов содержит элемен НЕ 15, первый коммутатор 16, п-й ком мутатор 17, первый коммутатор 16 состоит из первого 18, k-ro 19 элементов 2И-ИЛИ, п-й коммутатор 17 состои из первого 20, k-ro 2 элементов 2И-ИЛИ.

Устройство работает следующим образом .

По тактовому входу устройства одповременно на стробирутощий вход счетчика 2, вход элемента 7 задержки, информационный вход второго элемента И 8 поступают синхроимпульсы.

По входу,режима устройства одновременно на разрешающий вход второго элемента И 8, управл ющий вход группы элементов И 1, управл ющие входы блока коммутаторов 5 и счетчика 2 поступает-сигнал высокого уровн , при этом последний работает в . Регистр, блок 5 коммутаторов коммутирует выходу, первого регистра 1 на соответствующие информационные входы второго регистра 6, а синхроимпульс, поступающий с тактового входа устройства , проходит на стробирующий вход первого регистра 1. Одновременно по входу разрешени  выдачи устройства на вход элемента НЕ 10 и разрешающий вход первого элемента 14 поступает управл ющий сигнал низкого уровн .

По синхроимпульсу информаци , поступающа  от внешнего источника информации на группы информационных входов первого регистра 1 и счетчика

10

15

20

291

25

30

35

40

45

0

5

042

2, записываетс  в них, причем в пер- . вьш регистр 1 записываетс  код операции над точкой, а в счетчик 2 записываютс  координаты точки и адрес индикатора устройства отображени . Адрес индикатора определ ет элемент пам ти в блоке 3 пам ти, а координа- ты точки - адрес  чейки пам ти в выбранном элементе пам ти.

С группы выходов счетчика 2 сигналы , содержащие информацию о координатах точки, одновременно поступают на соответствуюпото группу информационных входов второго регистра 6 .и группу адресных входов блока 3 пам ти . С другой группы выходов счетчика 2 сигналы, содержащие информацию об адресе индикатора,поступают на группу информационных входов дешифратора 1 2, при этом на одном из его выходов вы- рабатьшаетс  сигнал Выборка. С выхода дешифратора 12 сигнал Выборка поступает на соответствующий инфор- мационньй вход группы элементов И I1 и так как на ее управл ющем входе имеетс  сигнал высокого уровн , то сигнал Выборка с выхода дешифратора 12 проходит на соответствующий вход в группу информационных входов второго регистра 5 и в группу управл ющих входов блока 3 пам ти. По сигналу Выборка в блоке 3 пам ти выбираетс  соответствующий элемент пам ти.

С группы выходов первого регистра 1 сигналы поступают.на соответствующую группу информационных входов блока 3 пам ти. Синхросигнал, задержан- libw на элементе 7 задержки, одновременно поступает на информационные входы третьего 9 и первого элементов И 4. На разрешающий вход первого эле- мента И 4 С входа разрешени  выдачи устройства поступает сигнал низкого уровн , запрещающий прохождение синхроимпульса через первый элемент И 4 на стробирующий вход второго регистра 6, и следовательно, в последний не записываетс  информаци , имеюща с  на его группах информаимонных входов , и не передаетс  в устройство отображени .

С выхода элемента НЕ 10 на управл ющий вход третьего элемента И 9 поступает сигнал высокого уровн , разрешающий прохождение синхроимпульса на управл ющий вход блока 3 пам ти .

По синхроимгтульсу в выбранный элемент пам ти по адресу, установленному на группе адресных входов блока 3 пам ти , за писываетс  информаци , имеюща с  на группе информационных входов блока 3 пам ти.

На врем  заполнени  определенной зоны или всего объема блока 3 пам ти на входах режима и разрешени  выдачи устройства значени  сигналов не из- мен ю гс .

После заполнени  блока- 3 пам ти информаци , записанна  в него, передаетс  в устройство отображени , при этом от внешнего источника информации подаетс  код началь 1ого адреса области пам ти блока 3 пам ти, на которой считываетс  информаци . С приходом по тактовому входу устройства очередного синхроимпульса информаци , имеюща с  на информационных входах первого регистра I и счетчика 2, за- писываетс  в них. После этого по входу разрешени  выдачи устройства подаетс  сигнал высокого уровн , а по входу режима устройства - сигнал низкого уровн . При зтом счетчик 2 пееходит в режим работы Счетчик, блок 5 коммутаторов коммутирует групы выходов блока 3 пам ти на соответствующие информационные входы второго регистра 6, и запрещаетс  прохожение синхроимпульсов через второй элемент И 8 на стробируюший вход ервого регистра 1 и, следовательно, апрещаетс  запись информации в по- следний. На управл ющий вход группы лементов И I1 с входа режима устройства поступает сигнал низкого уровн , оторьй запрещает прохождение через нее сигналов, поступающих с выходов дешифратора 12, а на всех эыходах группы элементов И 11 одновременно устанавливаетс  сигнал Выборка. С выходов группы элементов И 11 сигналы одновременно поступают на соответствующую группу информационных входов второго регистра 6 и группу управл ющих входов блока 3 пам ти и в последнем выполн етс  выбор одновременно всех элементов пам ти.

Так как по входу разрешени  выдачи устройства поступает сигнал высокого уровн , то на выходе элемента НЕ 10 вырабатываетс  сигнал низкого уровн , который поступает на управл ющий вход третьего элемента И 9, при этом синхросигнал, п.

0

5

0

5

0

5

0

5

0

5

пающий с выхода элемента 7 задержки на информаш онный вход элемента И 9, не проходит через него. На выходе третьего элемента И 9 вырабатываетс  сигнал, поступающей на управл ющий вход блока 3 пам ти, по которому выполн етс  считывание информации из  чейки пам ти одновременно всех элементов пам ти. С групп выходов блока 3 пам ти сигналы поступают на соот- ветствуюшие группы информационных входов блока 5 кoм fyтaтopoв, проход т через него и поступают на соответствующие информационные входы второго регистра 6.

Задержанньш на элементе 7 задержки синхроимпульс поступает на информационный вход первого элемента И А и, так как на его разрешающем входе имеетс  сигнал высокого уровн , про- ходит через него на стробирующий вход второго регистра 6. По синхроимпульсу информаци , имеюща с  на группах информационных входов второго регистра 6, записываетс  в него и с его выходов поступает на устройство отображени  .

По приходу следующего синхроимпульса по первому управл ющему входу устройства содержимое счетчика 2 измен етс  на 1 и тем саьадм задаетс  адрес следующей  чейки пам ти блока .3 пам ти.

На входах режима и разрешени  выдачи в устройства сигналы не будут измен тьс  до тех пор, пока не закончитс  считывание информации из блока 3 пам ти.

При выводе информации во внешнее устройство без запоминани  в блоке 3 пам ти по входам режима и разрешени  выдачи устройства поступают сигналы высокого уровн . При этом счетчик 2 переходит в режим Регистр, блок 5 коммутаторов коммутирует группу вы ходов первого регистра 1 на соответствующие информацион ше входы второго регистра 6, на выходе элемента НЕ 10 вырабатываетс  сигнал низкого уровн , который поступает на управл ющий вход третьего элемента И 9 и запрещает прохождение через него на управл ющий вход блока 3 пам ти синхроимпульсов , по которым выполн етс  запись в него информации.

Синхроимпульс, поступающий по тактовому входу устройства, проходит на стробирзпощий вход счетчика 2, и

51429104

ерез второй элемент И 8, так как на его разрешающем входе имеетс  сигнал высокого уровн , - на стробирующий вход первого регистра 1. Информаци , подаваема  от внешнего источника инормации , записьгааетс  в первый ре- гистр 1 и счетчик 2. С группы выхо- дов первого регистра 1 сигналы прохо-  т на группу информационных входов д блока-3 пам ти и через блок 5 коммутаторов - на соответствующие информационные входы второго регистра 6. С группы выходов счетчика 2 сигналы поступают на соответствующую группу нформационных входов второго регистра 6 и группу адреснь:х входов блока 3 пам ти. С другой группы выходов счетчика 2 сигнал поступает на груп- пу информационных входов дешифратора 20 12, при этом на одном из его выходов вырабатываетс  сигнал Выборка. С группы выходов дешифратора 12 сигнаы поступают на группу информационных входов группы элементов И 11, и так 25 как на его управл ющем входе имеетс  сигнал высокого уровн , проход т через нее на соответствующую группу информационных входов второго регистра 6 и группу управл ющих входов блока Q 3 пам ти.

Синхроимпульс, задержанный на элементе 7 задержки, проходит через пер- вьй элемент И А, так как на его разрешающем входе имеетс  сигнал

W

45

высокого уровн , на стробирующий вход второго регистра 6 и записывает в него информац 1Ю, имеющуюс  на его группах информационных входов. С выходов второго регистра 6 информаци  подаетс  на устройство отображени .

При обнулении блока 3 пам ти от внешнего источника информации на входы первого регистра I и счетчика,2 подаетс  код операции над точкой погасить (равньй О) и код начального адреса блока 3 пам ти соответственно .

По входам режима и разрешени  выдачи устройства поступают сигналы высокого и низкого уровн  соответственно . При этом счетчик 2 работает в режиме Регистр, блок 5 коммутаторов коммутирует группу выходов первого регистра 1 на соответствуго- информационные входы второго ре гистра 6.

С тактового входа устройства синхроимпульс одновременно поступает на

50

- 55

вх щи вх на на не ре н  ре по си

чи ны ет соо ных вс выр ко гру пам фор 6. нал вет бло пер на онн гру 3 п ни  сиг сту эле эле не вто инф етс выс л ю раз син да онн упр син м т м т и д

все при Адр пе кот изм

д 20 25 Q

W

45

50

55

вход элемента 7 задержки, стробирующий вход счетчика 2, информационный вход второго элемента И 8, так как на его разрешающем входе имеетс  сигнал высокого уровн , проходит через него на стробирующий вход первого регистра 1. По синхроимпульсу выполн етс  запись информа1даи в первый регистр 1 и счетчик 2. После этого по входу режима устройства поступает сигнал низкого уровн . При этом счет счетчик перехо;щт в режим работы ных, блок 5 коммутаторов коммутирует группы выходов блока 3 пам ти на соответствующие группы информационных входов второго регистра 6, на- всех выходах группы элементов И 11 вырабатываютс  сигналы быборка,. которые одновременно поступают на группу управл ющих входов блока 3 пам ти и соответствующую группу информационных входов второго регистра 6. С группы выходов счетчика 2 сигналы одновременно поступают на соответствующую группу адресных входов блока 3 пам ти. С группы выходов первого регистра 1 сигнапы поступают на соответствующую группу информационных входов блока 5 коммутаторов и группу информационных входов блока 3 пам ти. Так как на входе разрешени  вьщачи устройства установлен сигнал низкого уровн , который поступает на .разрешающий вход первого элемента И 4, то задержанный на элементе 7 задержки синхроимпульс не проходит на стробирующий вход второго регистра 6, и следовательно, информаци  в последний не записываетс . С выхода элемента НЕ 10 сигнал высокого уровн  поступает на управл ющий вход третьего элемента И 9 и разрешает прохождение через него синхроимпульса, поступающего с выхода элемента 7 задержки на информационный вход третьего элемента И 9, на управл ющий вход блока 3 пам ти. По синхроимпульсу в заданную  чейку пам ти одновременно всех элементов пам ти записываетс  код, равный О, и данна   чейка обнул етс .

Следующа   чейка одковременно всех элементов пам ти обнул етс  по приходу следующего синхроимпульса. Адрес  чейки устанавливаетс  на группе выходов счетчнка 2, содержимое которого по приходу c lыxpoи шyльca измен етс  на 1.

Цикл повтор етс  до тех пор, пока заданный объем пам ти блока 3 пам ти не обнулнтс , либо на одном из управл ющих входов не изменитс  уровень сигнала.

Блок 3 пам ти (фиг. 2) работает cлeдyroщи образом.

С группы выходов счетчика 2 на группу адресных входов блока 3 пам ти поступают сигналы, содержащие инфор- мацию о коде адреса  чейки пам ти. С группы адресных входов блока 3 пам ти код адреса  чейки пам ти подаетс  одновременно на адресные входы первого 13, п-го 14 элементов пам ти. С группы выходов группы элементов И 11 на управл ющую группу входов блока 3 пам ти поступают сигналы Выборка. С управл ющих входов блока 3 пам ти сигнал- Выборка поступает на первый вход управлени  соответствующего первого 13, п-го 14 элементов пам ти. С выхода третьего элемента И 9 на управл ющий вход блока 3 пам ти по- ступает сигнал высокого уровн , соответствующий команде Запись в  чейку пам ти, либо низкого уровн , соответствующий команде Чтение.- С управл ющего входа блока 3 пам ти сиг- нал Чтение / 3аписъ одновременно поступает на вторые управл ющие входы первого 13, п-го 14 элементов пам ти.

На группу информационных входов блока 3 пам ти поступают информационные сигналы с группы выходов первого регистра 1. С группы информационных .входов блока пам ти информационные сигналы поступают одновременно на информационные входы первого 13, п-го 14 элементов пам ти.

При поступлении сигнала Запись в элемент пам ти, на первом управл - ющем входе которого имеетс  сигнал Выборка, по адресу, имеющемус  на адресных входах элементов пам ти, записываетс  поступивша  информаци . При наличии сигнала Выборка на пер- вом управл ющем входе первого 13 элемента пам ти поступивша  информаци  записываетс  в  чейку пам ти данного элемента пам ти. При наличии сигнала Выборка на первом управл ющем входе первого 13, п-го 14 элементов пам ти информаци  записываетс  в  чейки пам ти одновременно всех элементов пам ти .

При поступлен1Ш по управл ющему входу блока 3 пам ти сигнала Чтение из  чейки пам ти, адрес которой установлен на адресном входе элемента пам ти , на первом управл  5щем входе которого имеетс  сигнал Выборка, считываетс  имеюща с  там информаци ,

С группы выходов первого 13 элемента пам ти сигналы поступают на первую группу выходов блока 3 ла.м - тн. С группы выходов п-го J4 элемента пам ти сигналы поступают на и-ю группу выходов блока 3 пам ти. С соответствующих групп выходов блока 3 пам ти сигналы поступают на соответствующие информационные входы блока 5 коммутаторов.

Блок 5 коммутаторов (фиг. 3) работает следующим образом.

С группы выходов первого регистра 1 сигналы поступают на группу информационных входов блока 5 кoм fyтaтo- ров. С группы информационных входов блока 5 коммутаторов сигналы поступают соответственно на информационные входы первого 18, k-ro 19 элементов 2И-РШИ первого коммутатора 16, первого 20, k-ro 21 элементов 2И-ИЛИ п-го 17 коммутатора. С соответствующих групп выходов блока 3 пам ти сигналы поступают на другие группы информационных входов блока 5 коммутаторов. С соответствующей группы информационных входов блока 5 коммутаторов сигналы поступают на другие информационные входы первого 18, k-ro 19 элементов 2И-ИЛИ первого 16 .коммутатора. С другой группы информационных входов блока 5 коммутаторов сигналы поступают на другие информационные входы первого 20, k-ro 21 элементов 2И-ИЛИ п-го 17 коммутатора. С входа режима устройства на управл ющий вход блока коммутаторов поступает сигнал управлени . С управл ющего входа бло. ка коммутаторов сигнал управлени  пр мо и через -элемент НЕ 15 поступает на управл ющие входы первого 18, k-ro 19 элементов 2И-ИЛИ первого 16 комь{утатора, первого 20, k-ro 21 элементов 2И-ИПИ п-го 17 коммутатора. При поступлении сигнала управлени  высокого уровн  разрешаетс  прохождение сигналов, поступающих с группы выходов первого регистра 1, через первый 18, k-й 19 элементы 2И-ИЛИ первого 16 коммутатора, первый 20, -й 21 элементы 2И-ИЛИ п-го 17 кому1

мутатора на соответствующие выходы блока ко1фгутаторов. При поступлении сигнала управлени  Щ1зкого уровн  разрешаетс  прохождение сигналов, поступающих с групп выходов блока 3 пам ти, через первый 18, k-й 19 элементы 2И-ИЛИ первого 16 коммутатора, первьй 20, k-й элементы 2И-ИЛИ п.-го 17 коммутатора па соответствующие группы выходов блока 5 коммутаторов. Использование предлагаемого изобретени  позвол ет повысить скорость вывода изображени  на устройства отображени , имеющие большую инфор- мационнуи емкость за счет одновременного вывода точек, с одинаковыми координатами на все индикаторы устройства отображени .

Claims (1)

1. , Формула изобретени 

   Устройство дл  вывода информации, содержащее первый и второй регистры, счетчик, блок пам ти, блок кo 4мyтa- торов, первый, второй и третий эле- менты И, элемент НЕ, элемент задержки , вход которого соединен с первым входом второго элемента И, :с тактовым входом счетчика и  вл етс  тактовым входом устройства5 второй вход второго элемента И соединен с входом режима счетчика и  вл етс  входом режима устройства, выходы первого регистра соединень с группой информа- {даонных входов блока пам ти и первой группой информационных входов блока ком1 таторов, группы, информационных выходов которого соединена с первой и второй группами информационных входов второго регистра, группа адрес- ных входов блока пам ти соединена с

   О

   с

   0

   5 Q Q

   5

   первой группой выходов счетчика и третьей группой информационных входов второго регистра, выходы которого  вл ютс  информационными выходами устройства, выход второго элемента И соединен с входом записи первого регистра , информационные входы которого  вл ютс  информационными входами устройства, группа информационных входов счетчика  вл етс  адресными вxoдa ш устройства, выход элемента НЕ соединен с первым входом третьего элемента И, первый вход первого элемента И  вл етс  входом разрешени  выдачи устройства, выход третьего элемента И соединен с входом записи блока пам ти, отличающее- с   тем, что, с целью повышени  быстродействи  устройства, в него введены дешифратор и группа элементов И, одни входы-которых соединены с соответствующими выходами дешифратора , входы которого соединены с второй группой вьгходов счетчика, другие входь элементов И группы соедине гы с входом переключени  блока коммутаторов и входом режима устройства, выходы группы элементов И соединены с группой входов вьЕборки блока пам ти и четвертой группой информационных входов второго регистра, вход элемента НЕ соединен с входом разрешени  выдачи устройства, выход элемента задержки соединен с вторыми входами первого и третьего элементов И, йы- код первого элемента И соединен с входом записи второго регистра, вы- блока пам ти соединены с второй и третьей группами информационных входов блока коммутаторов.