SU1080213A1 - Ассоциативное запоминающее устройство - Google Patents

Abstract

1. АССОЦИАТИВНОЕ ЗАПОМИНА1О- ЩЕЕ УСТРОЙСТВО, содержащее входнойи выходной регистры, блок управлени , накопитель, состо щий из адресных и основных ассоциативных элементов пам ти, формирователи сигналов состо ни   чеек пам ти, причем первые входы элементов пам ти подключены к соответствующим шинс1м опроса- записи, которые соединены с выходами входного регистра, вторые входы - с шинами разрешени  считывани , третьи • с шинами разрешени  записи, выходы адресных и первые выходы основных ассоциативных элементов пам ти подключены к соответствующим шинам считывани , соединенным с входами выходного регистра, вторые выходы ассоциативных элементов пам ти подключены к соответствующим шинам считывани  сигналов совпадени , шины разрешени  считывани  и записи подключены к одним из выходов блока управлени  и первым и вторым входам формирователей сигналов состо ни   чеек пам ти, входы которых с третьих по шестые соединены с шинами считывани  сигналов совпадени  и другими выходами блока управлени , входы которого подключены к выходам формирователей сигналов состо ни   чеек пам ти, о т- личающеес  тем, что, с целью увеличени  быстродействи , в него введены дополнительные ассоциативные элементы пам ти, причем первые входы дополнительных ассоциативных элементов пам ти подключены к одному из выходов входного регистра, вторые входы - к шинам разрешени  считывани , третьи - к шинам разрешени  записи, первые выходы дополнительных ассоциативных элементов пам ти 'соединены с одним из входов выходного регистра, вторые выходы - с одним из входов соответствующего ; формировател  сигналов состо ни   чеек пам ти.2. Устройство по п. 1, о т л и- чающеес  тем, что каждый формирователь сигналов сост'о ни   чеек пам ти содержит триггеры и элек менты И и ИЛИ, причем выходы первого" и второго элементов И подключены к единичным входам первого и второго триггеров, нулевые входы которых соединены с выходом первого элемента ИЛИ, а выходы - с входами третьего элемента И, выход третьего триггера подключен к одним из входов первого и второго элементов И и  вл етс  первым выходом формировател  сигналов состо ни   чеек пам ти, вторым выходом которого  вл етс  выход третьего элемента И, выход второго элемента И]Ш подключен к одним из входов первого элемента ИЛИ и третье го триггера, другие входы которых, а также другие входы первого и второ го элементов- И  вл ютс  входами формировател  сигналов состо ни   чеек пам ти.(П

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах дл  поиска информации . Известно ассоциативное запоминаю щее устройство, содержащее входной и выходной блоки, блок управлени ,  чейки пам ти основной информации и ассоциативных признаков, св занные с шинами опроса-записи, считывани , совпадени , разрешени  записи и считывани  Г1. Недостатком этого устройства  вл етс  невьзсокое быстродействие. Наиболее близким к предложенному по техническому решению  вл етс  ассоциативное запоминающее устройство (АЗУ), содержащее входной и выходной регистры, блок управлени , адресные элементы пам ти, ассоциативные элементы пам ти, служащие дл  хранени  первых и вторых признаков, формирователи сигналов состо ни   чеек пам ти , шины разрешени  записи, разрешени  считывани , опроса - записи, считывани , совпадени , причем первы входы элементов пам ти подключены к соответствующим шинам опроса-записи которые соединены с выходами входног регистра, вторые входы - с шинами разрешени  считывани , третьи - с шинами разрешени  записи, выходы адресных и первые выходы основных ассоциативных элементов пам ти подключены к соответствующим шинам считыва ни , соединенным с входами выходного регистра, вторые выходы ассоциативных элементов пам ти подключены к соответствующим шинам совпадени , шины разрешени  считывани  и записи подключены к одним из выходов блока управлени , первые и вторые-входы формирователей сигналов состо ни   чеек пам ти соединены с.соответствующими шинами совпадени , третьи входы - с шинами разрешени  считывани , четвертые входы - с шинами разрешени  записи, а п тые и шестые с другими выходами блока управлени  первые и вторые выходы формирователей сигналов состо ни   чеек пам ти подключены к соответствующим входам блока управлени , причем каждый формирователь сигналов состо ни   чеек пам ти содержит триггеры, элементы И и ИЛИ, причем выходы первого и второго элементов И подключены к еди ничным входам первого и второго триггеров,, нулевые входы которых соединены с выходом элемента ИЛИ, а выходы - с входами третьего элемента И, выход третьего триггера подключен к одним из входов первого и второго элементов И и первому выходу формировател  сигналов состо ни   че.ек пам ти, второй выход которого соединен с выходом третьего элемента И, а входы подключены к другим входам первого и второго элементов И, к входам элемента ИЛИ и третьего триггера 2. Однако это устройство характеризуетс  невысоким быстродействием в режиме перевода  чеек пам ти в состо ние Свободно, а также ограниченными функциональными возможност ми , так как в нем невозможен перевод в состо ние Свободно произвольной группы  чеек, содержащих одинаковый ассоциативный признак, без изменени  состо ний остальных  чеек пам ти. Цель изобретени  - повышение быстродействи  и расширение функциональных возможностей АЗУ путем обеспечени  возможности перевода в состо ние Свободно произвольной группы  чеек пам ти, содержащих одинаковый ассоциативный признак, без изменени  состо ний остальных  чеек пам ти. Поставленна  цель достигаетс  тем, что в ассоциативное запоминающее устройство, содержащее входной и выходной регистры, блок управлени , накопитель, состо щий из адресных и основных ассоциативных элементов пам ти , формирователи сигналов состо ни   чеек пам ти, причем первые входы элементов пам ти подключены к соответствующим шинам опроса-записи, которые соединены с выходами входного регистра, вторые входы - с шинами разрешени , считывани , третьи - с шинами разрешени  записи, выходы адресных и первые выходы ассоциативных элементов пам ти подключены к соответствующим шинам считывани , соединенным с входами выходного регистра, вторые выходы основных ассоциативных элементов пам ти подключены к соответствующим шинам считывани  сигналов совпадени , шины разрешени  считывани  и записи подключены к одним из выходов блока управлени  и первым и вторым входам формирователей сигналов состо ни   чеек пам ти , входы которых с третьих по шестые соединены с шинами считывани  сигналов совпадени  и другими выходами блока управлени , входы которого подключены к выходам формирователей сигналов состо ни   чеек пам ти, введены дополнительные ассоциативные элементы пам ти, причем первые входы дополнительных ассоциативных элементов пам ти подключены к одному из выходов входного регистра, вторые входы - к шинам разрешени  считывани , третьи - к шинам разрешени  записи, первые выходы дополнительных ассоциативных элементов пам ти соединены с одними из входов выходного регистра, вторые выходы с одним из. входов соответствун цего формировател  сигналов состо ни   чеек пам ти. Каждый формирователь сигналов состо ни   чеек пам ти содержит три геры и элементы И и ИЛИ, причем выходы первого и второго элементов И подключены к единичным входам перво го и второго триггеров, нулевые вхо ды которых соединены с выходом пер вого элемента ИЛИ, а выходы - с вхо дами третьего элемента И, выход третьего триггера подключен к одним из входов первого и второго элементов И и  вл етс  первым выходом фор мировател  сигналов состо ни   чеек пам ти, вторым выходом которого  вл етс  выход третьего элемента И, в ход второго элемента ИЛИ подключен к одним из входов первого элемента ИЛИ и третьего триггера, другие вхо ды которых, а также другие входы пе вого и второго элементов И  вл ютс  входами формировател  сигналов состо ни   чеек пам ти. На фиг.1 изображена структурна  схема АЗУ; на фиг.2 - структурна  схема формировател  сигналов состо  ни   чеек пам ти. АЗУ содержит (фиг.1) входной регистр 1, выходной регистр 2, блок 3 управлени , адресные 4 и ассоциатив ные основные 5, 6 и дополнительные 7 элементы пам ти, служащие дл  хра нени  первых, вторых и третьих приз наков, шины 8 разрешени  записи, шины 9 разрешени  считывани , шины 10 опроса-записи, шины 11 считывани шины 12 считывани  сигналов совпаде ни , формирователи 13 сигналов состо ни   чеек пам ти с входами 14-20 и выходами 21-22. Каждый формирователь 13 содержит (фиг.2) первый 23, второй 24 итретий 25 триггеры, первый 26, второй 27 и третий 28 элементы И, первый 29 и второй 30 элементы ИЛИ. Первые 14, вторые 15 и третьи 16 входы формирователей 13 соединены с соответствующими шинами 12 совпаде ни , четвертые 17 - с шинами 9 разрешени  считывани , п тые 18 - с шинами 8 разрешени  записи, шестые 19 и седьмые 20 - с соответствующими выходами блока 3 управлени , а первые 21 и вторые 22 выходы формирователей 13 подключены к соответствующим входам блока 3 управлени . АЗУ работает следующим образом. Из блока 3 управлени  на входы 19 всех формирователей 13 выдаетс  сигнал Сброс. В результате триггеры 23-25 каждого формировател  13 переход т в нулевое состо ние, т.е. на выходах 21 и 22 всех формирователей устанавливаютс  нулевые значени  сигналов. Значени  сигналов на выходах 21 и 22 любого формировател  13 сЛ, и соответственно. Элементы пам ти, расположенные в одной строке, т.е. соединенные с одним и тем же формирователем 13, составл ют одну  чейку пам ти, соответствующую одному слову. Таким образом, после посылки сигнала Сброс на все формирователи 13 все  чейки пам ти наход тс  в состо нии Свободно. Режим записи. Запись производитс  только в  чейки пам ти, наход щиес  в состо нии Свободно. Блок 3 управлени  выбирает одну из этих  чеек пам ти и вырабатывает сигнал по соответствующей шине 8 разрешени  записи . Одновременно основна  информаци  и признаки выдаютс  из входного регистра 1 на соответствующие шины 10 опроса-записи. В результате основна  информаци  и признаки записываютс  в выбранную  чейку пам ти. Сигнал с шины 8 разрешени  записи поступает также на вход 18 формировател  13 и устанавливает триггер 25 в единичное состо ние. На выходах формировател  формируетс  сигнал (1,0), означающий, что  чейка пам Зан то ти находитс  в состо нии В режиме записи из блока 3 управлени  на входы 20 всех формирователей 13 подаетс  нулевой сигнал дл  того, чтобы предотвратить установку в единичное состо ние триггеров 23 и 24 сигналами, которые могут по витьс  на шинах 12. Основна  информаци  и признаки записываютс  в другие  чейки пам ти аналогично. Таким образом, все  чейки пам ти, в которые осуществлена запись, переход т в состо ние Зан то . Режим поиска. Пусть множество признаков опроса содержит К признаков. Дл  поиска всех слов АЗУ с первым и вторым признаками, одновременно принадлежащими множеству признаков опроса , необходимо осуществить К опросов . При каждом опросе содержимое всех элементов 5 и 6 пам ти сравниваетс  с соответствующим очередным признаком опроса, выдаваемым из входного регистра 1 на шины 10 опросазаписи , соединенные с элементс1ми 5 и 6 пам ти. Одновременно из блока 3 управлени  подаетс  единичный сигнал на входы 20 всех формирователей 13. В результате сравнени  на некоторых шинах 12 по вл ютс  единичные сигналы, которые поступают на соответствующие входы формирователей 13. Если формирователь 13 индицирует Зан то и на его входе состо ние 14 или 15 по вл етс  единичный сигнал , то триггер 23 или 24 этого формировател  устанавливаетс  в единичное состо ние. Те формирователи 13, триггеры 23 и 24 которых в результ те опросов устанавливаютс  одновременно в единичное состо ние, форми руют на выходах 22 единичный сигнал т.е. на выходах этих формирователей устанавливаетс  сигнгш (1,1), означающий , что данна   чейка пам ти на Готово ходитс  в состо нии После К опросов в такое состо ние устанавливаютс  все искомые  чейки пам ти. Режим считывани . Считывание осу ществл етс  только из  чеек пам ти в состо нии Готово. Дл  этого на  чейку Пс1м ти подаетс  сигнал по шине 9 разрешени  считывани . Считываема  информаци  принимаетс  выходным регистром 2.Одновременно сигнал с шины 9 разрешени  считывани  поступает на вход 17 формировател  13 и чЬрез элемент ИЛИ 29 на нулевые входы триггеров 23 и 24. Это приводит к формированию на выходе 22 формировател  13 нулевого сигнала, т.е.  чейка пам ти после считывани  информации переходит в состо ние Зан то и может быть вновь опрошена при следующем поиске информации. Режим установки группы  чеек паСвободно м ти в состо ние  чейки, принадлежащие группе  чеек которые требуетс  установить в состо ние Свободно, должны содержать одинаковый третий признак в ассоциативных элементах 7 пам ти, причем никакие другие элементы 7 пам ти не должны содержать этот же признак. Данный признак называетс  признаком сброса. Дл  перевода всех  чеек, содержащих одинаковый призна сброса в элементах 7, в состо ние Свободно необходимо осуществить опрос всех элементов 7 заданным

г/ признаком. Дл  этого признак сброса выдаетс  из входного регистра 1 на шину 10 опроса-записи всех элементов 7. В результате сравнени  на.некоторых шинах 12 по вл ютс  единичные сигналы, которые поступгиот на входы 16 соответствующих формирователей 13. С входа 16 единичный сигнал через элемент ИЛИ 30 поступает на нулевой вход триггера 25 и через элемент ИЛИ 29 на нулевые входы триггеров 23 и 24. Это приводит к формированию на выходе формировател  сигнала (0,0), т.е.  чейка устанавливаетс  в состо ние Свободно. Таким образом, все  чейки, содержа щие одинаковый ассоциативный признак в элементах 7, перевод тс  в состо ние Свободно при выдаче этого признака из входного регистра на шины 10 опроса-записи, соединенные с элементами 7 пам ти.Состо ние остальных  чеек при этом не измен етс . Предложенное ассоциативное запоминающее устройство имеет следующие преимущества по сравнению с прототипом: обеспечиваетс  возможность перевода в состо ние Свободно произвольной группы  чеек пам ти, содержащих одинаковый ассоциативный признак, без изменени  состо ний остальных  чеек пам ти, причем это действие осуществл етс  за врем  одного опроса АЗУ, что повышает быстродействие АЗУ; возможна замена некоторых массивов информации без перезаписи всех остальных путем перевода всех  чеек, занимаемых данным массивом, в состо ние Свободно и последуклцей записи нового массива в любые свободные  чейки.

llf15

21 20

П 16 19 Г8 Фиг.2

Claims (2)

1. АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее входной и выходной регистры, блок управления, накопитель, состоящий из адресных и основных ассоциативных элементов памяти, формирователи сигналов состояния ячеек памяти, причем первые входы элементов памяти подключены к соответствующим шинам опросазаписи, которые соединены с выходами входного регистра, вторые входы - с шинами разрешения считывания, третьи с шинами разрешения записи, выходы адресных и первые выходы основных ассоциативных элементов памяти подключены к соответствующим шинам считывания, соединенным с входами выходного регистра; вторые выходы ассоциативных элементов памяти подключены к соответствующим шинам считывания сигналов совпадения, шины разрешения считывания и записи подключены к одним из выходов блока управления и первым и вторым входам формирователей сигналов состояния ячеек памяти, входы которых с третьих по шестые соединены с шинами считывания сигналов совпадения и другими выхода ми блока управления, входы которого подключены к выходам формирователей сигналов состояния ячеек памяти, о тличающееся тем, что, с целью увеличения быстродействия, в него введены дополнительные ассоциативные элементы памяти, причем первые входы дополнительных ассоциативных элементов памяти подключены к одному из выходов входного регистра, вторые входы - к шинам разрешения считывания, третьи - к шинам разрешения записи, первые выходы дополнительных ассоциативных элементов памяти соединены с одним из входов выходного регистра, вторые выходы - с одним из входов соответствующего формирователя сигналов состояния ячеек памяти.

2. Устройство поп. 1, о т л ичающееся тем, что каждый формироьаФель сигналов состояния ячеек памяти содержит триггеры и элеS менты И и ИЛИ, причем выходы первого'^ и второго элементов И подключены к единичным входам первого и второго триггеров,· нулевые входы которых соединены с выходом первого элемента ИЛИ, а выходы - с входами третьего элемента И, выход третьего триггера подключен к одним из входов первого и второго элементов И и является первым выходом формирователя сигналов состояния ячеек памяти, вторым выходом которого является выход третьего элемента И, выход второго элемента ИЛИ подключен к одним из входов первого элемента ИЛИ и третье го триггера, другие входы которых, а также другие входы первого и второ го элементов· И являются входами формирователя сигналов состояния ячеек памяти.