SU674101A2 - Логическое запоминающее устройство - Google Patents

Description

По основному авт. св. № 492934 известно логическое запоминающее устройство , содержащее числовые линейки, разр дные шины которых подключены к выходам разр дного блока управлени , линейные шины - к выxoдa адресного блока управлени , шины чтени  - к входам выходного регистра, выходы которого соединены с входами элементов И первой груп пы, регистр слова, входы которого подключены к выходам элементов И второй группы а выходы - к входам разр дного блока управлени , управл ющие шины, шины индикации и шины начальной установки, а так же блок модификации адреса и блок формировани  массивов, входы которого под кпючены к выходам регистра адреса и блока модификации адреса, соединенным с входами элементов И второй группы, а выходы - соответственно к входам адресного блока управлени  и шинам индикации , выходы элементов И первой группы подключены к входам регистра адреса и одним входам блока модификации адреса, другие входы которого соединены соответственно с управл юшими шинами и шинами начальной установки. Однако известное логическое запоминающее устройство не позвол ет производить логическую обработау произвольным образам распределенных по объему накопител  массивов информации, каждое слово которых записываетс  в числовую линейку накопител  или считываетс  из числовой л неШеи накопител  в виде последовательности; кратных частей этого слова (байтов), причем каждый последующий байт может быть записан либо считан в произволы1ЫЙ момент времени. Цель изобретени  - расширеиие области применени  устройства за счет возможности сопр жени  каналов передачи информации как словарного, так и байтового формата. Это достигаетс  тем, что предлагаемое устройство содержит блоки коммутации и блок индикации, информацио1шые входы и выходы одного из блоков коммутации соответственно подключены к шинам приема байта, приема сло ва и входным шинам регистра слова, информационные выходы и входы Другого блока коммутации соответствен о соединены с шинами выдачи байта, выдачи ел ва и выходными шинами выходного регистра , линейные шнны, шины чтени  и разр дные шины блока индикации подключены соответственно к выходам и управл ющим входам адресного блока и шине ввода константы. На чертеже дана блок-схема описываемого логического запоминающего уст ройства. Устройство содержит накопитель 1, с то щий из ЧИСЛОВЫХлинеек 2, линейные 3 и разр дные 4 шины которых подключе ны соответственно к выходам адресного 5 и разр дного 6 блоков управлени , а шины 7 чтени  соединены с входами выходного регистра 8. Выходные шины 9 выходного регистра 8 соединены через элементы И 10 первой группы с входами 11 регистра 12 адреса и блока 13 модификации адреса, выходы которых под ключены к функциональньш входам  чеек 14 блока 15 формировани  массивов и к входам элементов И 16 второй группы. Их выходы соединены с входными шинам 17 выходного регистра 18, выходы кото . рого подключены к входам разр дного блока 6 управлени . Управл ющие входы  чеек 14 соедине ны с шинами 19-22 управлени , управл  ющие входы элементов И 16 подключены к шине 23 управлени , а счетные входы первого и второго разр дов блока 13 со динены с шинами 24 управлени . Выход 25 признака модификации каждой  чейки 14 подключен к шине 26 индикации . Выход 27 индикации состо ни  первой  чейки 14 блока 15 соединен с Е1ходом 28запрета записи второй  чейки 14. Вход 28 запрета записи каждой последующей  чейки 14 подключен к выходу 27 индикации состо ни  предыдущей  чейки 14, а выход 27 индикации состо ни  последней  чейки 14 соединен с шиной 29 индикации состо ни  накопител . Управл ющий выход 30 каждой  чейки 14 блока 1 5 подключен к соответствующему входу адресного блока 5 управлени  и, кроме последней, к разрешающему входу 31 последующей  чейки 14 а управл ющий выход 30 последующей  чейки 14 соединен с разрешающим входом 31 первой  чейки 14. Кроме того, устройство содержит шины 32 управлени  адресным 5 и разр дным 6 блоками управлени , шины 33 начальной установки блока 13 и шину 34 управлени  первой группой элементов И 1О. Вход 28 запрета записи каждой  чейки 14 подключен через разделительный диод 35 к входу 28 запрета записи предыдущей  чейки 14, выход 27 последней  чейки 14 соединен через разделительный диод 35 с входом 28 запрета записи этой же  чейки, входы 36  чеек 14 и один из управл ющих входов адресного блока 5 подключены к шине 37 признака побайтовой обработки. Информационные входы и выходы блока 38 коммутации соединены соответственно с шинами 39 приема байта, шинами 40 приема слова и входными шинами 17 выходного регистра 18. Управл ющий вход блока 38 коммутации подключен к щине 41 управлени . Информационные выходы и входы блока 42 коммутации соединены соответственно с шинами 43 выдачи байта, шинами 44 выдачи слова и выходными шинами 9 выходного регистра 8. Управл ющий вход блока 42 коммутации подключен к шине 45 управлени . Линейные шины каждого адресного сечени  46 блока 47 пам ти индикации состо ни  накопител  соединены с линейными шинами 3 соответствующей числовой линейки 2, причем байтовые группы раз р дов 48 каждой числовой линейки 2 и соответствующие им одноразр дные  чейки 49 пам ти адресных сечений 46 блока пам ти индикации состо ни  накопител , имеющие одинаковые пор дковые номера, подключены к одним и тем же линейным шинам 3. Разр дные шины 5О и щины 51 чтени  блока 47 пам ти индикации состо ни   накопител  соответственно соединены с шиной 52 ввода константы и управл ющими входами адресного блока 5 управлени . Кроме того, шина 51 чтени  одноразр дных  чеек 49 пам ти, имеющих максимальный пор дковый номер, подключена к шине 53 индикации . Предложенное логическое запоминающее устройство имеет два основных режима работы: режим записи массивов информации и режим их логической обработки, причем в каждом из этих режимов устройство может работать как с полными словами , так и с байтами. При работе с байтами в режиме записи запись последовательно следующих байтов дл  одного и того же периферийногс устройства производитс  в последовательгно расположенные байтовые группы разр дов 48 выбранной дл  записи числовой линейки 2 до ее заполнени . При работе с байтами в режиме логической обработки обработка информации, хранимой в выбранной числовой линейке 2., выполн етс  последовательно по байтам, записанным в последовательно расположенных байтовых группах разр дов 48, причем запись каждого отдельного байта или его логическа  обработка может выполн тьс  в произвольные моменты времени. Подобна  организаци  записи и логической обработки информации позвол ет при работе устройства с байтами совмещать процесс записи байтов с их упаковкой в формат полного слова либо процесс логической обработки байтов с распаковкой полного .слова, хранимого в выбранной числовой линейке 2, на байты. В режимах записи и логической обработки полных слов устройство работает следующим образом. Сигналы на шинах 41 и 45 управле , ни  и шине 37 признака побайтовой обработки отсутствуют. В результате этого входные выходного регистра 18 коммутируютс  блоком 38 коммутации с шинами 40 приема слова, выходные шины 9 выходного регистра 8 коммутируютс  блоком 42 коммутации с шинами 44 выдачи слова, а сигналы на шинах 51 чтени  блока 47 пам ти индикации состо ни  накопител  не оказывают вли ни  на работу адресного блока 5 управлени . Каждому массиву информации присваиваетс  признак, называемый начальным адресом массива. Запись массивов информации производитс  в незан тые к момен ту записи числовые линейки 2 накопител  1. Часть массива, записанна  в следу ющих по пор дку числовых линейках 2, называетс  подмассивом данного массива информации. Каждому подмассиву присваиваетс  соответствующий признак, называемый текущим адресом массива, представл ющий собой (к+ 2)-разр дный код, в котором к старших разр дов образован полем начального адреса массива, а младших резр доЁ- полем константы мо дификации,  вл ющейс  пор дковым номером подмассива в данном массиве инфор)мации . Текущий адрес, соответствующий каждому последующему подмассиву некоторого массива информации, увеличиваетс  а единицу младшего разр да по сравнеию с текущим адресом предыдущего подассива . Будем считать, что в режиме записи различные массивы информации могут потупать от периферийных устройств (на ертеже не показаны) по част м, прием тдельных частей одного и того же масива может следовать через произвольые промежутки времени, в течение которых устройство может производить заись отдельных частей других массивов нформации. Дл  организации правильной очередности подмассивов каждого массива инормации после окончани  записи отдельной части массива текущий адрес увелииваетс  на единицу младшего разр да и хранитс  в одной из. числовых линеек 2 накопител  1 до поступлени  очередной части этого массива информации. При поступлении от периферийных устройств очередной части некоторого массива информации в накопителе 1 производ тс  выборка и считывание текущего адреса этого массива. При этом логическое запоминающее устройство работает во вспомогательном режиме - в режиме обращени  к текущему адресу. Выборка требуемой числ1.1вой линейки 2 в накопителе 1 производитс  по признаку . Числовые линейки 2, в которых записаны слова одного и того же подмассива , одинаковый признак, представл ющий собой текущий адрес, соответствующий этому подмассиву. Признак каждой числовой линейки 2 Хранитс  в  чейке 14, соответствующей этой линейке. Числова  линейка счнта- етс  выбранной, если код текущего адреса массива, формируемый в регистре 12 адреса и блоке 13, совпадает с кодом, хран щимс  в  чейке 14, соответствующей этой числовой линейке. Признак числовой линейки, в которой хранитс  код текущего адреса массива, представл ет собой (к+ 6+1)-разр дное двоичное число, в к старших разр дах которого записан код начального адреса массива, а в младшем разр де - единица , если в этой числовой линейке хранитс  код текущего адреса записи массива информации, или же в младшем разр де записан нуль, если в этой числовой линейке хранитс  код текущего адреса обработки массива информации, В остальных разр дах этого двоичного числа записаны нули.

Коды признаков тех числовых линеек, в которых хран тс  коды текущих адресов массивов, формируютс  в регистре 12 адреса и блоке 13. Поэтому обща  длина разр дной сетки регистра 12 адреса и блока 13 составл ет к+2 + 1 разр дов, к + Z старших разр дов используютс  дл  формировани  текущих адресов массивов, а младший разр д - только при формироВании кодов признаков числовых линеек, .в которых хран тс  коды текущих адресов массивов.

Дл  упрощени  описани  работы логического запоминающего устройства рассмотрим отдельно логику работы  чеек 14 блока 15, Он может работать в трех режимах: Запись, Считьшание и Опрос содержимого.

Кажда   чейка 14 может находитьс  в трех состо ни х: Зан та, Свободна и Ожидание.

При состо нии Зан та в  чейке 14 Записано отличное от нул  число. При состо нии Свободна в  чейке записан нуль. При состо нии Ожидание в  чейке записано отличное от нул  число и данна   чейка способна к возбуждению, если при рабо блока 15 в режимах Считывание и Опрос содержимого код текущего адреса массива совпадает с кодом числа, хран ш.егос  в  чейке 14.

Операции, вьгаолн емые в  чейке 14 при различных режимах работы блока 15, приведены в таблице.

Т а б л

и ц -а

Свободна

1.

Запись

Зан та

20

или Ожидание

19; 20 Свободна

3.

держимого

Запись кода начального или текущего адреса массива и выдача сигнала на управл ющий выход 30, если отсутствует сигнал на входе 28 запрета записи  чейки 14, в противном случае - сохранение состо ни . Выдача сигнала на выход 25 признака модификации, если на разрешающем входе 31  чейки 14 по вилс  сигнал, в противном случае - сохранение состо ни .

Операци  по п. 1 и установка  чейки 14 в состо ние Ожидание , если отсутствует сигнал на входе 28 запрета записи.ке 14, с кодом начального или текущего адреса массива, выдача сигнала на управл ющий выход 30 и выход признака модификации в случае совпадени , в противном случае - сохранение состо ни .

9 Свободна Зан та Считыва- 21; 22 ние Ожидани

Сигнал на выходе 27 индикации состони  любой из  чеек 14 присутствует в том случае, если  чейка находитс  в состо нии Свободна.

Перед началом работы в логическом запоминающем устройстве дл  всех массивов формируютс  исх;одные теку1в е адгffeca записи и обработки массивен. 4ч рмирование происходит следуювдтм обрезом . Перед началом работы все  чейке 14, регистр 12 адреса и бл( устанавливаютс  в нулевое состо ние.

В первом такте ва входы 11 регист ,ра 12 адреса от периферийных устройств поступает код начального ащзеса массива , который заноситс  в ретшстр 12, а по шинам 24 управлени  во второй разр д блока 13 записываетс  единнаа.

Во втором такте на шину 23 ущр&блени  поступает сигнал, переЕЛЮчгштнЙ вторую группу элементов И 16 в провод щее состо ние, и исходный текущий адрес записи или обработки массива, сформированный в регистре 12 адреса и блоке 13, заноситс  в регистр 18 слова

В третьем такте по шинам 33 прриз- водитс  сброс в нуль содержимого блока 13, если формируетс  исходный текущий адрес обработки массива, либо сброс в нуль с записью единицы в первый разр д этого блока, если формируетс  исходный текущий адрес записи массива,

В четвертом такте на шины 19 и 2О управлени  поступаю сигналы, кото{  е настраивают одну из  чеек 14, наход щихс  в состо нии Свободна, на запись начального адреса записи либо начального адреса обработки, сформированного в

10

Продолжение табл.

предыдущем такте ё регистре 12 адреса и блоке 13. Если в состо нии Свободна находитс  несколько  чеек 14, то записать код нвча 1«ого или те кущего адреса сможет только  чейка 14 с наименьшим пор дковым номером. Подобна  зависиМ (х:ть обеспечиваетс  логикЫ работы  чеек 14 и с стемс подключени  выходов 27 индикашш состоа1и  и входов 28 запрета запаси. Н« рамер, если все  чейки 14 оказываютс  в состо нии Свободна , то проиэвес-га запись может только перва   чейка 14, так как толысо на ее вход 28 записи, подключён тый к щине заземлени , не поступает сигнал запрета..

В этом же такте подаютс  сигналы на шины 32 управлени , настраивающие адресный 5   разр дный 6 блоки управлени  на организацию записи содержимого выходного регистра 18 в числовую линейку 2, соответствующую возбужденному управл ю щему ВЫХОДУ 30.

В результате этого в одной из  чеек 14 зат1Сываетс  код начального адреса загшси или обработки. Эта  чейка переходит в состо ние Ожидание, а в соответствукадей числовой линейке 2 записываетс  код исходного текущего .адреса записи или обработки.

В режиме обращени  к текущему адресу логическое запоминающее устройство работает следующим образом.

Claims (1)

1. В первом такте на входы 11 регистра 12 адреса подаетс  код начального адреса массива, который заноситс  к регистр а блок 13 сигналами, поступающими по шинам 33 начальной установки, либо усСохранение состо ни  Установка  чейки 14 в состо ние Ожвдание если на разрешающем входе 31 этой  чейки присутствует сигнал, в противном случае - сохранение состо ни . Сравнение числа, хран щегос  в  чейке 14, с кодом начального или текущего адреса массива. .В случае совпадени  - выдача сигналов на управл ющий выход ЗО и выход 23 признака модификации и переход в состо ние Свободна , в противном случае сохранение состо ни . танавливае1х:  в нуль, если производитс  обращение к текущему адресу обработки, либоус ганавлйваетс  в нуль с записью единицы в первый разр д, если производитс  обращениеК текущему адресу эапи си. В результате этого в регистре 12 адреса и блоке 13 формируетс  начальны адрес обработки или записи. Во втором такте на щину 21 управлени  поступает сигнал, по которому в . чейках 14, .Ьд Щйхс  fe состб51ний Ожидание, производитс  операци  по п, 6 (см. таблицу). В этом же такте на шины 32 управлени  подаютс  сигналы, производ щие настройку адресного 5 и разр дного 6 блоков управлени , органи зуюШах считывание текушего адреса записи или обработки из числовой линейки 2, соответствующей возбужденному выхо ду ЗО, т. е, управл ющему выходу 30 той  чейки 14, содержимое которой совп |ло с начальны } адресом записи или об работки. Результат считывани  поступает в выходной регистр 8. На этом заканчиваетс  работа устройства в режиме обращени  к текущему адресу. В режиме записи массивов информации логическое запоминающее устройство работает следующим образом. Считают, что в накопителе 1 перед началом записи имеютс  числовые линейки 2, хран щие записанную ранее информацию (будем называть эти числовые ли нейки 2 зан тыми), и что  чейки 14, со ответствующие зан тым числовым линейкам 2, наход тс  в состо нии Зан та либо Ожидание, а остальные  чейки 14 в состо нии Свободна. При работе устройства в режиме записи массивов информации имеют место три цикла функционировани  устройства: начальный, текущий и конечный. - - Рассмотрим начальный цикл функционировани  устройства. В первом такте на шину 34 управлени  поступает сигнал, разрешающий работу первой группы элементов И 1О. В этом же такте по шинам 40 приема слова в выходной регистр 18 поступает пер вое слово подмассква записываемой информации , а по входам 11, подключенным через открытые элементы И 1О к выходным шинам 9, в регистр 12 адреса и блок 13 поступает считанный с выходно-го регистра 8 код текущего адреса записи , занесенный в выхошюй регистр 8 по окончании работы устройства в режи-ме обращени  к текущему адресу. О1 Во втором такте на шииз 19 и 20 управлени  подаютс  сигналы, в соответствии с которыми в той  чейке 14 из числа наход щихс  в состо нии Свободна , котора  имеет наименьший пор дковый номер, выполн етс  операци  по п. 3 (см. таблицу). В этом же такте на шины 32 управлени  поступают сигналы, наст-. раивающие адресный 5 и разр дный 6 блоки управлени  на выполнение операции записи содержимого выходного регистра 18 в числовую линейку 2, соответствующую возбужденному управл ющему выходу 30. С него сигнал поступает также на разрешающий вход 31 последующей  чейки 14, в которой выполн етс  операци  по п. 4, если эта  чейка находитс  в состо нии Зан та или Ожидание. Если же последующа   чейка 14 находт-с  в состо нии Свободна, то она сохран ет своё состо ние, так как сигнал на ее входе 28 запрета записи, подключенном к выходу 27 индикации состо ни   чейки 14, записавшей код текущего адреса записи, исчезнет только-по окончании второго такта. Ре зу-льТатОМ начального цикла  вл  етс  запись первого слова записываемого подмассива информации в одну из числовых линеек 2, заш-гсь текущего адреса записи массива в соответствующую этой числовой линейке 2  чейку 14, установка этой  чейки в состо ние Ожидание и формирование на шине 26 индикации сигнала в случае, если последующа   чейка 14 находитс  в состо нии Зан та или Ожидание . За начальным циклом функционировани  устройства в режиме записи следуют текущие циклы по числу оставшихс  слов в записываемом подмассиве. Предла аейОе логическое запоминающее устройство обладает по сравнению с прототипом более широкой областью применени , так как позвол ет сопр гать каналы передачи цифровой информации, имеющей как словарный, так и байтовый формат . Это Нозвол ет использовать логическое запоминающее устройство в качест ве операционного устройства дл  процессоров систем первичной обработки дискретной информации, осуществл ющих обмен Данными между центральным вычислительным устройствОЙ системы и множеством периферииных устройств, Формула изобретени-  Логическое запоминающее устройство по авт. св. № 492934, отличаю13 щ е е с   тем, что, с целью расширени  области его применени  за счет воэможности сопр жени  каналов передачи инфор мации как словарного, так и байтового формата, оно содержит блоки коммутацииs и блок индикации, информационные входах и выходы одного из блоков коммутации соответственно подключены к шинам приема байта, приема слова и входным 6741 01 14 нам регистра слова, информашюнные выходы и входы другого блока коммутации соответственно соединены с шинами выдачи байта, выдачи слова и выходными шинами выходного регистра, линейные шины, шины чтени  и разр дные шины блока индикации подключены соответственно к выходам и управл юшим входам адресного блока и шине ввода константы.