SU1451773A1 - Ассоциативно-адресное оперативное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам хранени  информации цифрой , ивых вычислительных систем. Цель изобретени  - повышение информационной емкости и расширение области применени  устройства за счет обеспечени  адресного доступа к информации. Устройство содержит блок 1 матричной пам ти, состо щий из запоминающей матрицы 6 и блока 6 2 усилителе й считывани , регистр 2, блок 3 модификации признака поиска, счетчик 4, элементы ИЛИ 5, элемент И 7, приоритетный анализатор 8, элемент ИЛИ-НЕ 9, матрицу 10 блоков 11 сравнени , адресньй коммутатор 12. Устройство позвол ет реализовать адресный и ассоциативный доступ с возможностью маскировани  при использовании обычной адресной пам ти. 4 ил. гег11 (Л с СП ч со

Description

Изобретение относитс  к вычислительной технике,в частности к устройствам хранени  информации цифровых вычислительных систем.

Цель изобретени  - повышение ин- формационной емкости и расширение области применени  устройства за счет обеспечени  адресного доступа к ин- формадаи.

На фиг. 1 представлена функциональна  схема ассоциативно-адресного оперативного запоминающего устройства- , на фиг. 2 - функциональна  схема запоминающей матрицы, пример вы- полнени i на фиг. 3 - функциональна  схема блока модификации признака по- иска на фиг. 4 - функциональна  схема блока сравнени , пример вьтол- нени .

Ассоциативно-адресное оперативное запоминающее устройство содержит (см.фиг.1) матричный блок 1 пам ти, содержащий m .-К столб15ов и. п строк (где m - количество ,К-разр дных слов в строке запоминающей матрицы 1), т- разр дный регистр 2, блок 3 модификации признака поиска, счетчик 4, имеющий разр дность loggia, m злемен- тов ИЛИ 5.

Блок 1 содержит запоминающую матрицу 6, и блок 6-1 усилителей считывани . Устройство также содержит элемент И 7, приоритетный анализатор 8, элемент ИЛИ-НЕ 9, матрицу 10 блоков 11 сравнени , адресный коммутатор Т2

Устройство имеет старшие 13 и младшие 14 адресные входы, выход 15 Окон- чание цикла поиска, информационные входы и выходы, объединенные в. шину 16, вход 17 Маска, выходы 18 Результат поиска, вход 19 Задание режима, вход 20 Блокировка счета, вход 21 Разрешение поиска, выход 22 Окончание поиска.

Запоминающа  матрица содержит (см.фиг.2) накопитель 23, адресный формирователь 24 выборки строк, адресный формирователь 25 выборки- столбцов , разр дньй коммутатор- 26, усилители . 2 7 записи - считьшани , шинные формирователи 28 и блок 29 управлени . Накопитель 23 разбит на К секций по тгп запоминающих элементов в каждой, причем m выходов каждой из них  вл ютс  т-К выходами 30 накопи- тел  23.

Блок 3 признака поиска (.см.фиг.З) сод;ержит первую 31 и вторую 32 группу

из к элементов НЕ, а также первую 33 и вторую 34 группы элементов И, выходы которых  вл ютс  соответственно выходами 35 и 36 блока 3.

Блок 11 сравнени  в одном из возможных вариантов исполнени  содержит (см.фиг.4) элемент НЕ 37, а также первый 38 и второй 39 элементы И-НЕ с открытым коллектором, причем вход элемента НЕ 37 подключен к первому входу первого элемента И-НЕ 38 и  вл етс  входом 40 блока 11 сравнени .

В устройстве реализуютс  следующи режимы работы: режим адресной записи режим адресного чтени ; режим ассоциативного поиска по фрагменту пам ти; режим ассоциативного поиска по полному объему пам ти.

Перед началом работы устройства счетчик 4 и регистр 2 обнулены.

В режиме адресной записи информационное слово поступает на шину 16 устройства, а на входы 13 и 14 поступают соответственно старшие и младшие разр ды адреса  чейки накопител  23 блока 1, в которую необходимо произвести запис ь. При по влении сигна- ла записи адресный формирователь 24 выборки строки выдает на соответствующей линии сигнал выборки дл  записи. Разр дный коммутатор 26 в зависимости от значений кода информационного слова выдает сигналы записи .О или 1 на соответствующие К лиНИИ и сигналы, не воздействующие на запоминающий Элемент в остальные (m-l)xk линии, в результате запись производитс  только в запоминающие элементы, наход щиес  на пересечении выбранных координатных линий.

В режиме адресного чтени  на входы 13 и 14 устройства поступает адрес  чейки накопител  23. После по влени  сигнала чтени  адресный формирователь 24 выборки строки выдает на соответствующую линию сигнал выборки дл  считывани , по которому со всех запоминаклцих элементов данной линии сигналы их состо ний поступают на выходы 30 и входы разр дного коммутатора 26. Коммутатор 26 мультиплексирует сигналы, поступающие с m выходов из К секций накопител  23 и через разблокированные пшнные ватели 28 (нулевой сигнал разблокировки поступает на вход 19 устройства ) выдает по одному сигналу от каждой из них на шину 16 .устройства.

В режиме ассоциативного поиска по фрагменту пам ти на шину 16 устройства поступает К-разр дный код признака поиска, а на входы 17 - К- разр дньй код маски (единичные сиг-, налы соответствуют замаскированным разр дам). На входах 19 и 20 устройства формируютс  соответственно сигналы единичного и нулевого уровней, т.е. разрешаетс  запись в регистр 2, блокирующие шинные формирователи 28 и запрещаетс  счет счетчиком 4. На входы 13 поступает адрес фрагмента пам ти (строки накопител  23), в котором необходимо провести ассоциатив- ньй поиск, а на вход 14 подаютс  сигналы нулевого уровн . При поступлении сигнала чтени  матрица 10 производит логическое сравнение с маскированием каждого из гаК-разр дных слов фрагмента пам ти с К- азр дным признаком опроса, в случае совпадени 

t

i-ro слова (,m), на выходе 18 матрицы 10 формируетс  сигнал единичного уровн . Сигнал с выходов 18 матрицы 10 записываютс  в регистр 2. Н выходах приоритетного анализатора 8 формируетс  адрес, например, старшего разр да регистра 2, в котором записан единичный сигнал,, а на выходе элемента ИЛИ-НЕ 9 - си гнал нулевого уровн . При этом на вход 19 поступает нулевой сигнал и найденное К-разр дное слово вьщаетс  на шину 16 устройства, а соответствующий разр д регистра 2 обнул етс . Готовность устройства к выполнению очередной операщ1и ассоциативного поиска по фрагменту пам ти определ етс  по влением сигнала единичного уровн  на. выходе 15 устройства.

В режиме ассоциативного поиска по полному объему пам ти на входы 13 и 14 устройства подаетс  нулевой код. У а на вход 21 - сигнал единичного уровн  . В результате аналогично ассоциа- тинному поиску по фрагменту пам ти осуществл етс  последовательный ас.со- циативный опрос всех п строк (фрагментов ) накопител  23. При этом переход на очередной фрагмент пам ти осуествл етс  добавлением единицы к счетчику 4, что возможно только поле обнулени  регистра 2.

Устройство производит ассоциатив- ьй опрос блока 1 через п+1 тактов

1451773

работы (1 - количество слов, совпа- дакнцих с признаком опроса). Сигнал переполнени  счетчика 4, поступающий на выход 22, свидетельствует об окончании операции ассоциативного поиска.

Claims (1)

1. Формула изобретени 

   -  

   10

   У

   Ассоциативно-адресное оперативное запоминающее устройство, содержащее матричньй блок пам ти, регистр, блок модификации признака поиска, счетчик, 15 элементы ИЛИ, причем вход разрешени  записи регистра и вход записи-чтени  матричного блока пам ти объединены и  вл ютс  входом Задание режима устройства, информационные входы и . 2Q выходы первой группы нагрузочного блока пам ти  вл ютс  соответственно информационнь1ми входами и выходами устройства, входы первой группы блока модификации признака поиска  вл - 25 ютс  входами Маска устройства, отличающеес  тем, что, с целью повьтени  информационной емкости и расширени  област 1 применени  устройства за счет обеспечени  ад- 30 Ресного доступа к информации, в него введены матрица блоков сравнени , приоритетньй анализатор, адресный коммутатор, элемент ИЛИ-НЕ и элемент И, причем информационные входы первой группы адресного комь{утатора  вл ютс  старшими адресными входами -устройства , младшие адресные входы которого подключены к первым входам элементов ШШ, выходы которых соединены 4Q адресными входами столбцов матричного блока пам ти, вторые входы элементов ИЛИ подключены к информационным выходам приоритетного анализатора , управл ющие выходы которого 45 соединены с входами установки в О разр дов регистра, входы приоритетного анализатора и входы элемента ШШ-НЕ объединены соответственно и подключены к выходам разр дов реги- 50 стра, выход элемента ИЛИ-НЕ подключен к первому входу элемента И и  вл етс  выходом Окончание цикла поиска устройства, выход элемента И соединен со счетным входом счетчика, gg выходы разр дов которого соединены с.информационными входами второй группы адресного коммутатора, вы- . ходы которого подключены к адресным входам строк матричного блока пам 35

   ти, входы второй группы блока модификации признака поиска соединены поразр дно с информационными входами устройства, выхбды j-й группы блока модификации признака поиска (где j 1, К,К - разр дность  чеек пам ти матричного блока пам ти) соединены соответственно с первыми и вторыми входами блоков сравнени  j-ro столбца матрицы блоков сравнени , первые входы которых подключены к ( + j)-M выходам в торой группы матр.ичного блока пам ти (где -0, т-1, где m - число  чеек пам ти в каждой строке матричного блока пам ти ), выходы блоков сравнени  (1+1)-й . строки матрицы блоков сравнени  объединены и соединены с входом установки в 1 соответствующего разр да регистра, второй вход элемента И соединен с управл ющим входом адресного коммутатора и  вл етс  входом Разрешение поиска устройства, третий вход элемента И  вл етс  входом Блокировка счета устройства, выход переполнени  счетчика  вл етс  выходом Окончание поиска устройства, выходы строк матрицы блоков сравнени   вл ютс  выходом Результат поиска устройства.

   . 2

   35,

   36

   16

   Оо

   36 (У

   55 о.

   4 л -I

   35,

   Збк

   9иг.З

   il

   9и.2.