SU858103A2 - Логическое запоминающее устройство - Google Patents

Description

Изобретение относитс  к области вычиспитепьной техники и может быть использовано гфи построении устройств хранени  и переработки дискретной и фopмaци По основному авт. св. № 649О37 известно логическое запоминающее устрой ство, содержащее группы одноразр дных блоков пам ти, управл ющие блоки пам ти и шины группсеого стробировани  по чис у групп одноразр дных блоков пам ти, подключённые к стробирующим входам одноразр дных блоков пам ти и к стробирук щему входу управл ющего блока пам ти соответствующей групш 1, шину общего стробировани , .соединенную со стробирующими входами одноразр дных блоков пам ти, информационные входы и выходы которых соединены соответственно с выходами входного и со входами выходного регистров, управл ющую щину стробирюва- ки , подключекную к стробируюшнм входам управл ющих блоков пам ти, щцну ввода константы и илгау индикации, соединенные соответственно с информационными входа- МИ управл ющих блоков пам ти и с информационным выходом управл к цачэ блока nastHTji последней группы, шину признака гр тшового стробировашш, подключенную к шине группового стробировани  первой груп-; пы блоков пам ти, первый адресные ишны и шину записи, соединенные соответствекно с адресными входами и со входами записи всех одноразр дных и управл ющих блоков пам ти, шину считывани , подключенную ко входам считывани  одноразр дных блоков пам ти и ко входам записи управл ющих блоксж пам ти, шину опроса, соединенную со входами считьюани  управл ющих блоков пам ти, информационные выходы каждого КЗ которых, кроме последнего, подключены к шине группсеого стробировани  последующей группы 1 . Недостатка, известного устройства  втт етс  низкое быстродействие, обусловленное отсутствием возможности совмещени  процессов приема, буферизации, выдачи и обработки иаЬормации.

Цель изобретени  - повышение быстродействи  логического запоминающего устройсша .

Поставленна  цель достигаетс  тем, что устройство содержит переключатель адресных шин, дешифратор адреса и блоки пам ти магазинного типа по числу адресов одноразр дных блоков пам ти, первые и вторые адресные, входы переключател  адресных шин подключены соответственно к первым и вторым адресным шинам устройства , управл ющий вход и выходы - соответственно к шине выбора адреса и ко входам дешифратора адреса, управл ющий вход которого соединен с шиной управлени  дешифратором, каждый выход дешифратора адреса подключен к управл ющим входам регистров соответствующего блока пам ти магазинного типа, информационные входы первых и информационные выходы последних регистров каждого блока пам ти магазинного типа подключены соответственно к выходам выдачи слова выходного и ко входам приема слова входного регистргав.

На чертеже приведена cx«via предложенного устройства.

Устройство содержит одноразр дные блоки 1 пам ти, объединенные в группы 2 кажда  из которых содержит управл ющий блок 3 пам ти, шину 4 группового стробировани . Адресные входы блоке 1 и 3 пам ти подключены к первым адресным шинам 5, Входы записи и считывани  блоков 1 пам ти соединены с одноименными шинами записи 6 и считывани  7, а вход 8 записи блоков 3 пам ти подключен как к шине 6 записи, так и к шине 7 считывани . Входы 8 считывани  всех блоке пам ти соединены с шиной 9 опроса . Стробирующие входы блоков 1 пам ти каждой из групп 2 подключены к шине 10 общего стробировани , а стробируклпий вход каждого блока 3 пам ти соединен с соответствующей шиной 4 группсеого стробиршани  и с управл ющей шиной И стробировани . Шина 4 группового стробирсжани  первой группы 2 подключена к шине 12 признака группового стробирсеани , а информационный выход блока 3 последней группы 2 соединен с шиной 13 индикации.

Информационные входы блок(ж 1 пам ти подключены к информационным выходам входного регистра 14, информацио ные входы блоков 3 пам ти - к шине 15 ввода константы, а информационные выходы блоков 1 пам ти соединены с информационными входами выходного регистра 1

В состав устройства входит также переключатель 17 адресных шив, подключенный к первым 5, ко вторым 18 адресным шинам и к шине 19 выбора адреса. Выходы переключател  адресных шин соединены со входами дешифратора 2О адреса, управл ющий вход которого подключен к шине 21 управлени  дешифратором , а выходы - к управл ющим входам регистров 22 соответствующего блока 23 пам ти магазинного типа. Информационные входы всех, кроме первых регистров

22блоков 23 пам ти магазинного типа, соединены с информационными выходами предыдущих регистров. Информационные входы первых регистров 22 блоков 23 пам ти подключены к шинам 24 приема слова и к выходам 25 выдачи снова выходного регистра 16. Информационные выходы последних регистров 22 блоков

23пам ти подключены к шинам 26 выдачи слева и ко входам 27 приема слева входного регистра 14. Входы приема байта и управл ющий вход входного регистра 14 соединены с шинами 28 приема байта и с управл ющей шиной 29 байтового прий ,1а соответственно. Выходы выдачи байта и управл ющий вход выходного регист ра 16 подключень соответственно к шинам

30выдачи байта и к управтт ющей шине

31байтсжой выдачи.

Считаем, что до начала работы во всех  чейках блоков 3 пам ти записаны нули. Выполнение операций записи или считывани  в блоках 1 и 3 пам ти происходит только в том случае, если они наход тс  в активном состо нии. Переход каждого из блоков 1 и 3 в активное состо ние осуществл етс  по сигналу, поступающему на стробирующий вход этих блоке. После выполнени  операций записи или считывани  блоки 1 и 3 пам ти переход т в пассивное сеюто ние.

Регистры 22 блоков 23 пам ти при низком уровне напр жени  на irx управл ющих входах наход тс  в состо нии выдачи информации, а при высоком напр жени  - в состо нии информации , .причал, врем  сохранени  информации на выходах регистров 22 при смене уровн  напр жени  на их управл ющих входах с низкого на высокий больше времени записи входной информации.

Claims (1)

1. В каждой числовой линейке одноразр дных блоков 1 пам ти операции приема или выдачи байта возможны в тех байтовых группах 2, в соответствующих  чейках которых управл ющих блоков 3 пам ти записан признак обработки байта, например логическа  единица. Организу  последовательную перезапись единицы из одной  чейки пам ти блоков 3 пам ти в другую в какой-либо числовой линейке можно управл ть выдачей или записью последовательно следующих байтов ин- формации , что эквивалентно расформиров нию на байты или формированию из байто полноформатного информационного слова. Предложенное устройство имеет четыр режима работы: режим формировани  слов режим расформировани  слова, режим при ема слова и режим выдачи слова. Каждый из первых двух режимов может быть совмешен во времени с последними двум  режимами. В режиме формировани  слова устройс-гео работает следующим образом. В первом такте на шину 12 признака группового стробировани  поступает сигнал , активизирующий числовую линейку в блоках 1 и 3 пам ти группы 2, соогаер ствующую коду адреса, присутствующему на первых адресных шинах 5. В этом же такте по сигналу на управл ющей шине 29 байтового приема записываетс  байт информации, присутствующий на шинах 28 байтового приема, в соответствующие инфс мационным входам каждой группы 2 разр дь входного регистра 14. Во втором такте по сигналу на шине 6 записи осуществл етс  запись байта информации из входного регистра в  чейки одноразр дных блоксж пам ти первой группы 2, соответствующие коду адреса на первых адресных шинах 5. Одновреме но в той же числовой линейка производить с  запись логической единицы в  чейку управл ющего блока 3 пам ти, поступающей на его информационный вход с шины ввода константы. В третьем такте по сигналам на управл ющей шине 11 стробировани  и шине 9 опроса осущес.твл етс  опрос содержимого управл ющих блоков 3 пам ти. Считывание информации из управл ющих блоков 3 пам ти при этом производитс  с разрушениет г. Считанный сигнал поступает на шину 4 группового стробирсеани  последующей гfyппы 2 блоков пам ти. В дальнейшем в режиме формировани  слова данные три такта псетор ютс  при записи очередного байта информации до тех пор, пока после очередного третьего такта на шине 13 индикации не по витс  сигнал, готорый говорит о том, что полноформатное слово в выбранной числовой линейке одноразр дных блоков 1 пам т1т сформировано. Тогда в четвертом такте данного режима стробирующие входы всех одноразр5ащных блоков 1 пам ти по шине общего стробировани  поступает сигнал, активизирующий в них  чейки пам ти выбранной числшой линейки. В этом же такте по сигналу на шине 19 выбора адреса переключател  17 адресных шин на входы дешифратора 2О адреса поступает код адреса с первых адресных шин 5. В п тсм такте на шину 21 управлени  дешифратором 20 поступает сигнал, по которому на одном из его выходсж по втгаетс  сигнал, активизирующий блок 23 пам ти магазинного типа, соответствующий выбранной в одноразр днь1х блоках 1 пам  - ти числовой линейке . В этом же такте по сигналу на шине 7 считывани  полноформатное информационное слово через выходной репютр 16 поступает на информационные входы первого регистра 22 выбранного блока 23 пам ти магазинного типа. В этом же такте по сигналу, поступающему с выхода деш } ратора 2О адреса на управл ющие входы регистров 22, происходит сдвиг информации в направлении от первого регистра к последн&лу . При этом сформированное в данном режиме полноформатное слово записываетс  в пердаый регистр, содержимое первого регистра переписываетс  во второй регистр , второго - в третий и т.д. с последнего регистра 22 поступает на шины 26 выдачи слова. На этo режим ормировани  слова заканчиваетс . В режиме расформировани  слова устройство работает следующим образом. В первом такте по сигналам на шине 19 выбора адреса и шине 21 управлени  дешифратором на одном из вы содсю деш1фратора 20 по иал етс  сигнал, соответстующий коду адреса на первых адресных инах 5, по которому осуществл етс  двиг информации в выбранном блоке 23 ам ти магазинного типа. При этом инфор 4 ационное слово вз последнего регистра 22 перепнсьшаетс  во входной регистр 14. этом же такте на шину 1О общего тробировани  поступает сигнал, активиирующий одноразр дные блоки 1 пам ти. Во втором такте по сигналу на шине записи полноформатное слово из входого регистра 14 переписываетс  в сответстаующую коду адреса на первых дресных шинах 5 числовую линейку ОДЕЮазр дкых блоков 1 пам ти. 85 В третьем такте на шину 12 признака группового стробировани  поступает сигнал активизирующий числовую линейку в блоках 1 и 3 пам ти группы 2, соответствующий коду адреса, присутствующему на первых адресных шинах 5. Четвертый и п тый такт режима расформировани  слова аналогичны соответ ственно второму н третьему тактам режима формирежани  слова. Отличие соетоит в TGM, что в четвертом такте сигнал поступает не на шину 6 записи, а на шину 7 считывани . В результате по сигналу на шине 31 байтовой выдачи байт информации считываетс  в выходной регистр 16 и поступает на шины 30 выдачи байта. В режиме приема слова устройство работает следующим образом. Переключатель адресных шин 17 по соответствующэчту сигналу на шине 19 выбора .адреса передает на входы дешифратора 20 адреса код адреса со вторых адресных шин 18. По сигналу на шин 21управлени  деши||ратором 20 на одном на его выходов по вл етс  сигнал, по кото- рому осуществл етс  запись полноформат ного слова с шин 24 приема слова и одновременный сдвиг ннформащт в регистра 22выбранного блока 23 пам ти магазинного Tjma. Затем сигнал на управл ющем входе 21 дешифратора 20 снимаетс . Подава  на вход 21 управлени  дешнфраторсл 2О требуемое число сигналсж запнсьтают в выбранный блок 23 пам ти магазинного типа соответствующее количество попнофор матных спов, предназначенных дл  расформировани  на байты. Б режкме выдачи слова устройство работает аналогично. Отличие состоит в том., что выдаваемые с последнего регистра 22 выбранного блока 23 магазинного типа сформированные ранее слова посту пают к пользователю на шины 26 выдачи спова. Решгмы выдачи сформированных слсж и приема слов дл  расформировани , на байты могут выполн тьс  одновременно. Кроме TorOj введенные отличительные 3 признаки позвол ют организовать параллель, ную работу устройства в режимах формирсюани  или расформировани  слов в одноразр дных блоках 1 пам ти и приема и i выдачи полноформатных слов в блоках 23 пам ти магазинного типа. Это позвол ет при обмене массивами слов между устрой. ством и множеством пользсеателей уменьшить потери времени на вхождение в св зь и выхождение из св кэи в п раз, где п число регистров в каждом из блоков 23 К1агазинного типа. Полученный выигрыш во времени пр мопропорционален числу регистров в блоках 23 пам ти магазинного типа, максимальна  величина которых определ етс  количеством слов, которое за один прием может обработать пользователь. Формула изобретени  Логическое запоминающее устройство по авт.св. № 649037, отличающеес  тем, что, с целью псеышени  быстродействи  устройства, оно содержит переключатель адресных шин, дешифратор адреса и блоки пам ти магазинного типа по числу адресов одноразр дных блоков пам ти, первые и вторые адресные входы переключател  адресных шин подключе 1Ы соответственно к первым и вторым адресным шинам устройства, управл ющий вход и выходы - соответственно к шине выбора адреса и ко входам деши:})ратора адреса, управл ющий вход которого соединен с шиной управлени  дешифраторе, каждый вход дешифратора адреса подключен к управл ющим входам регистре соответствующего блока пам ти магазинного типа, а информационные входы первых и информационные выходы последнтпс регистре каждого блока пам ти магазинного типа подключены соответственно к выходам выдачи слсжа выходного и ко входам приала слова входного регистров. Источники информаюш, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 649037 кл. q 11 С 15/00.,