SU1529289A1 - Устройство дл подмены информации в посто нной пам ти - Google Patents
Устройство дл подмены информации в посто нной пам ти Download PDFInfo
- Publication number
- SU1529289A1 SU1529289A1 SU884421859A SU4421859A SU1529289A1 SU 1529289 A1 SU1529289 A1 SU 1529289A1 SU 884421859 A SU884421859 A SU 884421859A SU 4421859 A SU4421859 A SU 4421859A SU 1529289 A1 SU1529289 A1 SU 1529289A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- memory
- inputs
- input
- output
- group
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл коррекции программ или исправлени ошибок в посто нной пам ти. Целью изобретени вл етс упрощение п повышение быстродействи устройства. Дл достижени цели в устройство, содержащее K блоков пам ти подмены 1, состо щих из накопител 11 и группы элементов И 10, введен элемент ИЛИ 2, а каждый блок пам ти содержит элемент И 13 и узел сравнени 12. Устройство функционирует совместно с блоком пам ти 20 и блоком записи 17. Дефектное слово из основного блока пам ти 20 может быть заменено на слово, которое записываетс в один из K блоков пам ти подмены. При считывании из блока пам ти подмены считываетс само слово, а не код адреса, по которому хранитс резервное слово. 1 ил., 1 табл.
Description
if.Ll 1-„J
(Л
п тел 11 и группы элементов И 10, введен элемент ИЛИ 2, а каждый блок нам тн содержит элемент И 13 и узел сравнени 12. Устройст зо функционирует совместно с блоком основной па- м| ти 20 и блоком записи 17. Дефект- нЬе слово из ОС11ОВНОГО блока пам ти
20 может быть заменено на слово, которое записываетс в один из k блоков пам ти подмены. При считывании из блока пам ти подмены считываетс само слово, а не код адреса, по которому хранитс резервное слово. 1 ил. , 1 табл.
Изобретение относитс к вычислительной технике и может быть использовано дл коррекции программы или и справлени ошибок в посто нной па- м);ти.
Целью изобретени вл етс упро- щйние и повьшение быстродействи устройства.
На чертеже изображена схема уст- Р(
пг хс
|йства дл подмены информации в по о нной пам ти.
Устройство содержит k блоков 1 .м ти подмены, элемент ИЛИ 2, вы- |Д 3 признака подмены, шину 4 данних , адресные входы 5, вход 6 обра- щ«:ни , информационные входы 7, вхо- ДЕ1-записи 8. выходы 9 признаков заП1
Каждый из блоков 1 пам ти подме- Htji содержит 1 руппу элементов И 10 с
30
ем состо ни ми выхода, накопитель
э узел 12 сравнени , элемент И 13,
рвую группу информационных выходов
1ЫХОДЫ разр дов данных подмены) 14,
TI Г пе d
вьгход 15 признака совпадени и ин- фсфмационные входы 16 первой группы (1:ризнака адреса подмены) накопителе: 11. Информационный выход накопи- 11 вл етс выходом 9 признака записи устройства.
Адресные входы 5 подключаютс к адресным входам накопителей 11 бло-, ков 1 пам ти подмены следующим об- , j-й адресный вход накопител 1i i-ro блока пам ти подмены вл ет- ci (i-T ) n-м адресным входом у|1;тройства (i 1 ,k; 2 k en; j 1 ,m n-1, n - количество адресных в:}содов посто нной пам ти).
; На чертеже показ-ан также пример 8:| ;лючени устройства подмены в сис- т4му пам ти., содержащую блок 17 за- с входом 18 выбора режима и вы хЬдом 19 нереполнени устройства, ос н|)вной блок 20 пам ти и группу эле- Mii-HTOB И 21 с трем состо ни ми вы- хЬда,
5
0
5
0
5
0
5
0
5
Принцип работы устройства рассмотрим на примере подмены информации в основном блоке 20 пам ти емкостью 4096 8-ми разр дных слов, при наличии в устройстве трех блоков пам ти подмены 16К 3. Каждый из накопителей 11у, ll Ь мвет информационную емкость 256 -слов. Полный двенадца- тиразр днь1й адрес разбиваетс на три группы: (АО-АЗ), (А4-А7), (, и по- парно подаетс на адресные входы накопителей следующим образом: 1 1 - (,),
ii2-(Ag-A,,; ), ПЗ-СА -А,.).
В начальном состо нии во всех чейках накопителей 11,, 11-2, 11. ра- н тс логические нули.
Устройство подмены информации работает в двух режимах: записи и считывани .
Режим записи заключаетс в занесении в блоки 1 пам ти подмены адресов дефектных или замен емых чеек основного блока 20 пам ти (адресов подмены), замен емых данных и признака подмены.
В режиме записи по каждому адресу подмены (Ag-A,), поступающему из блока 17 записи на.входы 5 устройства , производитс одновременное считывание накопителей 11, 11х з по сигналу на входе 6 обращени . В зависимости от состо ни признаков записи П31, П32, ПЗЗ, поступающих с выходов соответствующих накопителей , на одном из выходов 8,, 8, 8, блока 17 записи формируетс единичный сигнал разрешени записи в один из накопителей 11, 11 г 11з (см. таблицу) следующей, информации: данных подмены, единичного признака записи с входов 7, а также разр дов дополн ющего адреса () дл накопител 1 1 , (.) - дл накопител 112,, (AQ-AJ) - дл накопител 11з Таким образом, разр дность каждого из накопителей 11, 11г, 11J равна тринадцати.
Запись адресов в устройстве може продолжатьс до тех пор, пока при записи очередного адреса все признаки записи не окажутс равными единице . В этом случае на выходе блока 17 записи формируетс признак (на выходе 19) переполнени устройства.
И режиме считывани блок 17 записи по сигналу на входе 18 отключае- с от адресных входов 5 и входа 6 обращени , на входах 8 устройства выставл ютс сигналы логического нул .
При обращении к основному блоку 20 пам ти по сигнапу обращени на входе 6. происходит одновременное считывание из накопителей 11, 11j , причем в узлах 12, 12, , сравнени осуществл етс сравнение дополн ющего адреса, считанного из накопителей 11, 11, Ц с соответствующими разр дами адреса на входах 5. Результаты сравнени поступают далее на элементы И 13,, 13, 13 и, если имели место сравнени адреса и единичный признак записи в одном из блоков 1 пам ти подмены, то на выходе элемента И 13 блока пам ти формируетс единичный признак совпадени , по которому элементом ШШ
2вырабатываетс общий признак подмены . Логическа единица на выходе
3переводит выходы элементов И группы 21 в третье состо ние, блокиру выдачу информадии из блока 20 основной пам ти на шину 4 данных. Одновременно .одна- из групп элементов И 10, 10, 103 по сигналу с выхода соответствующего элемента И 13,, 13,.,, 13 разрешает передачу данных подмены от соответствующего накопител 11,, 11,, на шину 4 данных В случае отсутстви единичного признака подмены на выходе 3 информаци на шину 4 данных передаетс из блока 20 основной- пам ти, а выходы групп элементов И Ю,, 10, 10 наход тс в третьем состо нии.
По сравнению с устройством-прототипом предлагаемой устройство при одиноковом количестве адресов подмены позвол ет дл рассмотренного примера почти в 8 раз сократить аппаратурные затраты на реализацию, причем данные подмены выбираютс за один дикл обращени к блокам пам ти.
Claims (1)
- Формула изобретениУстройство дл подмены и-кЬорма- ции в посто нной пам ти, содержащее k блоков пам ти подмены, каждый изQ которых состоит из накопител игруппы элементов И с трем состо ни ми выхода, вьгход.1 которых вл ютс информационными выходами устройства, отличающеес тем, что, с5 целью упрощени и повьппени быстро- действи устройства, в него введен элемент ИПЛ, а каждый блок пам ти подмены содержит узел сравнени и элемент И, причем j-й адресный вход0 накопител i-ro блока пам ти подмены вл етс (i-1)m4-jj mod п-м адрес- ным входом устройства, i 1, k, , , j 1,m, , n - колическтво адресных входов по5 сто нкой пам ти, а информационные входы первой группы накопител i-ro блока пам ти подмены вл ютс остальными адресными входами устройства и соединены с входами первой группы0 узла сравнени , входы второй группы которого подключены к информационным выходам первой группы нак.опите5050элемента И, выход которого соединен с первыми входами группы элементов И с трем состо ни ми выхода, вторые входы которых соединены с соответствующими информационными выходами второй группы накопител , информационный выход которого подключен к второму входу элемента И и вл етс i-м выходом признака записи устройства, выход элемента И каждого блока пам ти подмены соединен с соответствующим входом элемента 11ПН, выход которого вл етс выходом -признака подмены устройства, вход обращени и информационные входы второй группы каждого накопител вл ютс соответственно входом обращени и информационными входами устройства, вход записи накопител i-ro блока пам т и подмены вл етс i-м входом записи устройства.Примечание. любое логическое значение(О или 1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884421859A SU1529289A1 (ru) | 1988-04-01 | 1988-04-01 | Устройство дл подмены информации в посто нной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884421859A SU1529289A1 (ru) | 1988-04-01 | 1988-04-01 | Устройство дл подмены информации в посто нной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1529289A1 true SU1529289A1 (ru) | 1989-12-15 |
Family
ID=21373520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884421859A SU1529289A1 (ru) | 1988-04-01 | 1988-04-01 | Устройство дл подмены информации в посто нной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1529289A1 (ru) |
-
1988
- 1988-04-01 SU SU884421859A patent/SU1529289A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент FR № 2328262, кл. G 11 С 29/00, опублик. 1976. Патент FR № 2328263, кл. G 11 С 29/00, опублик. 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1529289A1 (ru) | Устройство дл подмены информации в посто нной пам ти | |
SU1462420A1 (ru) | Ассоциативное оперативное запоминающее устройство | |
SU1075311A1 (ru) | Устройство управлени дл доменной пам ти | |
SU1173446A1 (ru) | Запоминающее устройство | |
SU1352496A1 (ru) | Устройство сопр жени процессора с пам тью | |
SU824311A1 (ru) | Ассоциативное запоминающее устройство | |
SU1392579A1 (ru) | Устройство дл поиска информации в пам ти | |
SU1735907A1 (ru) | Ассоциативное запоминающее устройство | |
SU407395A1 (ru) | ||
SU959159A1 (ru) | Оперативное запоминающее устройство | |
SU1211737A1 (ru) | Устройство управлени обращением к пам ти | |
SU1324071A1 (ru) | Ассоциативное оперативное запоминающее устройство | |
SU1388957A1 (ru) | Устройство дл контрол многоразр дных блоков пам ти | |
SU849193A1 (ru) | Устройство дл обмена информацией | |
SU1317487A1 (ru) | Запоминающее устройство с исправлением информации в отказавших разр дах | |
SU733028A1 (ru) | Посто нное запоминающее устройство | |
SU1187191A1 (ru) | Устройство дл поиска информации на микрофильме | |
SU1575169A1 (ru) | Устройство сортировки битов | |
SU1010653A1 (ru) | Запоминающее устройство | |
SU1552229A1 (ru) | Запоминающее устройство | |
SU1536443A1 (ru) | Устройство дл подмены информации в посто нной пам ти | |
SU1075312A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
SU1462418A1 (ru) | Запоминающее устройство | |
EP0156896A1 (en) | A memory circuit having a memory reset and recovery controller | |
SU1160472A1 (ru) | Буферное запоминающее. устройство |