SU799001A1 - Запоминающее устройство - Google Patents

Запоминающее устройство Download PDF

Info

Publication number
SU799001A1
SU799001A1 SU782684080A SU2684080A SU799001A1 SU 799001 A1 SU799001 A1 SU 799001A1 SU 782684080 A SU782684080 A SU 782684080A SU 2684080 A SU2684080 A SU 2684080A SU 799001 A1 SU799001 A1 SU 799001A1
Authority
SU
USSR - Soviet Union
Prior art keywords
current
memory
address
bus
currents
Prior art date
Application number
SU782684080A
Other languages
English (en)
Inventor
Владимир Павлович Салакатов
Валентин Иванович Шишкин
Original Assignee
Предприятие П/Я М-5769
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5769 filed Critical Предприятие П/Я М-5769
Priority to SU782684080A priority Critical patent/SU799001A1/ru
Application granted granted Critical
Publication of SU799001A1 publication Critical patent/SU799001A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

1
Изобретение относитс  к вычислительной технике и может быть использовано при построении эапоминсисщйх
устройств (ЗУ) .
Известно ЗУ типа 3fl/3W, содержавшее накопитель, каждый сердечник -которого прошит трем  шингши Х У, и. Z ; две адресные шины  вл ютс  общими дл  всех разр дов, подключены через коммутирующие элементы к двухпол рным формировател м тока считывани -записи , причем ,фо ирователи по оси У управл ютс  дешифратором и регистром адреса У, треть  шина - разр дна , обща  дл  каждого разр дного пол накопител , подключена к усилителю считывани  и в виде двух параллельных ветвей к разр дному однопол ному формирователю тока запрета tlj.
Наиболее близким техническим решением к предлагаемому изобретению  вл етс  ЗУ, содержащее магнитный накопитель, входные шины которого по оси X., У и Z-соответственно соединены с выходами первого, второго и третьего формирователей токов, входы данных формирователей соответственно подключены к выходам первого , второго и третьего дешифраторов
первый и второй регистры адреса, выходы которых соединены cooTBeTCTBiSHно со входами первого и второго дешифраторов , регистр информации, два генератора тока/усилитель считывани  2.
Недостатками известных ЗУ  вл ютс  малые допуски на отклонени  управл ющих токов, а следовательно низка 
0 параметрическа  надежность работы;; что обусловлено низким коэффициентом селекции при выборе сердечника.
Цель изобретеии  - повышение надежности ЗУ.
5
Эта цель достигаетс  тем, что оно , содержит сумматор, первый и второй входы которого соединены соответственно с выходами первого и второго регистров адреса, а выходы сумматора
0 подключен I ко входгм третьего дешифраTopaj первый и второй выходы perASVpsT информации соединены соответственно со входг1ми первого и второго генерато ров тока, при этом выходы первого и
5 второго генераторов тока соединены с другими соответствующими входами второго формировател  тока, а вход регистра информации подключен к выходу усилител  считывани , вход ко0
орого подключен к выходу первого енератора тока.
На фиг. 1 представлена блок-схема редлагаемого ЗУ; на фиг. 2 - временна  диаграмма токов управлени  накоителем ЗУ.
Устройство содержит первый регистр 1 адреса, второй регистр 2 адреса, первый и второй дешифраторы 3 и 4 дреса, сумматор 5, третий дешифратор 6 адреса, первый, второй и третий формирователи токов соответственно 7, Р и 9, накопитель 10, первый и второй генераторы 11 и 12 тока, усилиГ, тель 13 сч «гывани , регистр 14 .информации , входные шины накопител  X, У ,2. соответственно 15, 16 и 17.
Запоминающее устройство работает Следующим образом.
В режиме считывани  информации при Обращении х ЗУ в соответствии с задан ным кодом на первом и втором регистрах адреса 1 и 2 на входные шины У 15 X 16 и Z17 накопител  10 поступают соответственно импульсы.тока 18, 22 и 20 (фиг. 2).
Выбор шин У J.5 и X 16 накопител  10 производитс  соответственно через Первый дешифратор 3 и первый формирователь 7 тока, через первый генератор 11 тока, второй дешифратор 4 и второй формирователь тока 8.
Выбор шины Z17 осуществл етс  третьим дешифратором 6. Третий дешифратор 6 управл етс  сумматором 5, код которого образуетс  от сложени  кодов, приход щих от регистров адреса первого и второго. Сумматор 5 имеет на один разр д больше числа разр дов регистров адреса 1 и 2. Дл  того чтобы при любом адресе импульсы трех токов в выбранном сердечнике совпадали, пол рность тока 20 (фиг. 2) от третьего формировател  9 токов управл етс  старшим разр дом сумматора 5.
Выходной сигнал с сердечника от воздействи  трех токов в каждом разр де снимаетс  небалансньм способом с выбранной шины X 15 и через цепь второго формировател  8 токов с первого .генератора 11 подаетс  на усилитель 13 считывани , который сформированным выходным сигналом устанавливает код в соответствующем разр де регистра информации 14.
Помехи от полувозбужденй  шин У 15 и 217 в цепь съема не подают. Дл  отделени  помех, возйикак цих в адресно-разр дной шине X 16 от полезного сигнала, ток 22. подаетс  на некоторое врем  -Ь раньше токов 18 и 20, В описываемом ЗУ выбранный сердечник будет возбуждатьс  тройным током , а частично выбранный одним током , т.е. коэффициент селекции при выборе сердечника 3.
Режим записи информации осуществл етс  следук дим о б паз ом.
В соответствии с заданным адресом при записи, как и при считывании выбираютс  по одной шине У 15, 2 17 и X 16, в которые подаютс  импульсы 19, 21 и 23 (Фиг. 2) при записи 1 и 19; 21 и 24 при записи О,
в выбранном
т.е. при записи
сердечнике обеспечиваетс  -тройное совпадение оков, а при записи О из двух токов вычитаетс  третий. Генераторы токов первый 11 и второй 12 имеют управление от регистра 14 информации дл  обеспечени  смены пол рности тока в шине X 16 в зависимости от записываемой информации.
Таким образом при записи, как и 5 присчитывании, коэффициент селекции при выборе сердечника равен 3.
Применение в предлагаемом ЗУ технических решений, обеспечивающих вь1бор сердечников с коэффициентом се0 (Лекции равным 3,позвол ет повысить параметрическую надежность ЗУ посредством увеличени  допусков на токи управлени  накопителем 10.
Применение небалансного съёЗиа сигналов с шин X 16 возможно благодар  от утствию в цепи съема дельта-помех от адресных токов по шинам У 15 и 2 17, что позвол ет выбирать при прочих равных услови х примерно в 2 раза
0 уменьшенньЕ токи в разр дных шинах. Это приводит в конечном итоге к дополнительному увеличению показателей надежности, ЗУ.
Кроме того, предлагаемое решение
5 /обеспечивает улучшение конструктивнотехнологических показателей ЗУ, выражаемого в частности в повьшении плотности компоновки сердечников в матрицах, примерно на 15%.
Q Предлагаемое оперативное ЗУ с. . повышенным коэффициентом селекции, с меньшими дельта-помехами от полувозбужденных сердечников по координатам У и Z и меньшими токами формирователей позвол ет создать.более надеж 5 .ное ЗУ хранени  информации.

Claims (2)

1.Крупский А.А. Запоминаюсоие усстройства современных ЭЦВМ. Св.ст., Мир, 1968.
2.Патент США 34675.224, кл. 340-174, 1973 (прототип)
SU782684080A 1978-11-15 1978-11-15 Запоминающее устройство SU799001A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782684080A SU799001A1 (ru) 1978-11-15 1978-11-15 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782684080A SU799001A1 (ru) 1978-11-15 1978-11-15 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU799001A1 true SU799001A1 (ru) 1981-01-23

Family

ID=20793379

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782684080A SU799001A1 (ru) 1978-11-15 1978-11-15 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU799001A1 (ru)

Similar Documents

Publication Publication Date Title
SU799001A1 (ru) Запоминающее устройство
GB1119428A (en) Memory system
JPH0365745A (ja) Icカード
SU942140A1 (ru) Оперативное запоминающее устройство
SU790017A1 (ru) Логическое запоминающее устройство
SU733020A1 (ru) Запоминающее устройство
SU498647A1 (ru) Накопитель магнитного оперативного запоминающего устройства
SU507897A1 (ru) Запоминающее устройство
SU429466A1 (ru) Запоминающее устройствофшд
SU436389A1 (ru) Запоминающее устройствосй1ч '^
JPH0721700A (ja) エラー訂正用メモリ装置
SU517935A1 (ru) Запоминающее устройство
SU849298A1 (ru) Формирователь импульсов разр дныхТОКОВ зАпиСи
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
US3568169A (en) Duplex cycle for 2-d film memories
SU980161A1 (ru) Магнитное оперативное запоминающее устройство
RU2101784C1 (ru) Способ записи информации в запоминающее устройство на магнитных сердечниках и запоминающее устройство на сердечниках
SU733021A1 (ru) Запоминающее устройство
SU487417A1 (ru) Запоминающее устройство
SU1048517A1 (ru) Оперативное запоминающее устройство
SU532132A1 (ru) Магнитное запоминающее устройство
SU497634A1 (ru) Буферное запоминающее устройство
SU489154A1 (ru) Запоминающее устройство
JPS6117480Y2 (ru)
SU418899A1 (ru)