SU849298A1 - Формирователь импульсов разр дныхТОКОВ зАпиСи - Google Patents
Формирователь импульсов разр дныхТОКОВ зАпиСи Download PDFInfo
- Publication number
- SU849298A1 SU849298A1 SU792830529A SU2830529A SU849298A1 SU 849298 A1 SU849298 A1 SU 849298A1 SU 792830529 A SU792830529 A SU 792830529A SU 2830529 A SU2830529 A SU 2830529A SU 849298 A1 SU849298 A1 SU 849298A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- outputs
- level
- additional
- Prior art date
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ РАЗРЯДНЫХ ТОКОВ ЗАПИСИ
1
Изобретение относитс к вычислительной технике, а именно к формировател м импульсов разр дных токов записи запоминающих устройств с магнитными накопител ми цифровых вычислительных машин.
Известны формирователи импульсов разр дных токов записи, содержащие разр дный коммутатор, выполненный из двух формирователей , каждый из которых содержит два выходных каскада, подключенных через токозадающие резисторы к источникам положительного и отрицательного напр жени и к разр дным щинам на1 опител 1.
Недостатком таких формирователей вл етс форм ирование ими только одного двухпол рного импульса тока записи в такте записи, что не позвол ет использовать его дл записи информации в накопитель, содержащий мультибитовые магнитные элементы .
Наиболее близким по технической сущности к предлагаемому вл етс формирователь импульсов разр дных токов записи, сбдержащий счетчик (блок управлени ) две схемы И, два триггера, подключенные нулевыми выходами к одним из входов схем И, другие входы которых подключены к выходным щинам блока управлени , схему ИЛИ НЕ , подключенную выходом к одному из входов разр дного коммутатора, два мультивибратора , подключенные входами к выходам схем И, а выходами ко входам схемы ИЛИ- НЕ. Этот формирователь обеспечивает формирование однопол рных разр дных токов записи в запоминающих устройствах (ЗУ) содержащие накопители с мультибитовыми магнитными элементами, например ферритоБые сердечники с различной коэрцитивной силой 2.
Однако данный формирователь не формирует двухпол рные разр дные токи записи дл мультибитовых магнитных накопителей в одном разр де и в одном цикле 5 записи.
Цель изобретени - расщирение области применени за счет обеспечени двухпол рных токов записи в одном разр де и в одном цикле записи.
Claims (2)
- 20 Поставленна цель достигаетс тем, что в формирователь импульсов разр дных токов записи, содержащий разр дный коммутатор , два триггера, нулевые выходы которых подключены к одним входам элементов И, другие входы которых соединены с одной шиной управлени , а выходы элементов И подключены к одним входам соотдополнительные элементы И и ИЛИ-НЕ, причем единичные выходы триггеров подклю чены к одним входам дополнительных элементов И, другие входы которых подключены к другой шине управлени , а выходы всех элементов И подключены к соответствующим входам элементов ИЛИ-НЕ, выходы которых соединены с соответствуюш,ими входами разр дного коммутатора. На фиг. 1 изображена блок-схема формировател импульсов разр дных токов записи; на фиг. 2 - временна диаграмма работы формировател импульсов разр дных токов записи. Формирователь импульсов разр дных токов записи содержит разр дный коммутатор 1, две основные 2, 3 и две дополнительные 4 и 5 схемы И, два триггера 6 и 7, подключенные нулевыми выходами к одним из входов соответствующих основных 2 и 3 схем И, другие входы которых соединены с одной щиной управлени , основную 8 и дополнительную 9 схемы ИЛИ-НЕ, подключенные выходами ко входам разр дного коммутатора I, представл ющего собой два ключа, подключенные через токозадающие резисторы к источникам напр жени различной пол рности. Единичные выходы триггеров 6 и 7 подключены к одним из входов дополнительных 4 и 5 схем И, вторые входы которых попарно объединены со вторыми входами основных 2 и 3 схем И и подключены к другой щине управлени . Выходы второй основной 3 и первой дополнительной 4, а также первой основной 2 и второй дополнительной 5 схем И подключены соответственно ко входам основной схемы ИЛИ-НЕ 8 н дополнительной схемы ИЛИ- НЕ 9, выходы которых соединены с соответствующими входами разр дного коммута тора 1. . Формирователь импульсов разр дных токов записи работает следующим образом. На триггер 6 поступает входна информаци записи первого уровн , а на триггер 7 поступает входна инфор.маци записи второго уровн магнитных мультибитовых элементов. После считывани информации с мультибитовых элементов, током проход щим по адресной шине накопител , производитс запись информации единиц ИЛИ нулей вначале во второй уровень, а затем в первый уровень магнитных мультибитовых элементов. Запись во второй уровень производитс при подаче импульса СТРОБ Б на вход схемы И 3 и 5, а затем при подаче импульса СТРОБ А на вход схем И 2 и 4 производитс запись информации в первый уровень магнитных мультибитовых элементов. При этом входна информаци с триггеров 6 или 7 через схемы И 2, 3, 4 и 5 поступает на разные входы разр дного коммутатора 1, и в зависимости от информации формируетс два тока определенной поЛ рности . При этом импульсы записи единиц информации второго уровн и импульсы записи нулей первого уровн одной пол рности , а импульсы записи единиц первого уровн и импульсы записи нулей второго уровн - другой пол рности. Это позвол ет обеспечить, двухпол рную разр дную запись в магнитный накопитель, содержащий мультибитовые магнитные элементы , например выполненные каждый на двух ферритовых сердечниках с различной коэрцитивной силой. Этим самым обеспечиваетс расширение области применени формировател , вследствие осуществлени формировани в одном цикле записи двух разнопол рных импульсов тока в зависимости от входной информации. Формула изобретени Формирователь импульсов разр дных токов записи, содержащий разр дный коммутатор , два триггера, нулевые выходы которых подключены к одним входам элементов И, другие входы которых-соединены с одной шиной управлени , а выходы элементов И подключены к одним входам соответствующих элементов ИЛИ-НЕ, отличающийс тем, что, с целью расщирени области применени за счет обеспечени токов записи в одном разр де и в одном цикле записи , он содержит дополнительные элементы И и ИЛИ-НЕ,, приче.м единичные выходы триггеров подключены к одним входам дополнительных элементов И, другие входы которых подключены к другой щине управлени , а выходы всех элементрв И подключены к соответствующим входам элементов ИЛИ-НЕ, выходы которых соединены с соответствующими входами разр дного коммутатора . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 270794, кл. G 11 С 7/00, 1970.
- 2. «Зарубежна электронна техника, М., 1977, № 2, (54). с. 27 (прототип).CmpoS БСчитывание-А.фиг.1Запись
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792830529A SU849298A1 (ru) | 1979-10-12 | 1979-10-12 | Формирователь импульсов разр дныхТОКОВ зАпиСи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792830529A SU849298A1 (ru) | 1979-10-12 | 1979-10-12 | Формирователь импульсов разр дныхТОКОВ зАпиСи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU849298A1 true SU849298A1 (ru) | 1981-07-23 |
Family
ID=20855304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792830529A SU849298A1 (ru) | 1979-10-12 | 1979-10-12 | Формирователь импульсов разр дныхТОКОВ зАпиСи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU849298A1 (ru) |
-
1979
- 1979-10-12 SU SU792830529A patent/SU849298A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB742470A (en) | Improvements in or relating to electronic digital computing machines | |
JPS6437125A (en) | Cross coding method and device therefor | |
GB1242724A (en) | Binary data handling system | |
KR970076712A (ko) | 고용량 하드 디스크 드라이브를 구현하기 위한 데이타섹터 구성방법 및 데이타섹터 타이밍 제너레이터 | |
US3172091A (en) | Digital tachometer | |
SU849298A1 (ru) | Формирователь импульсов разр дныхТОКОВ зАпиСи | |
US3283313A (en) | Thin film magnetic register | |
US3276033A (en) | High packing density binary recording system | |
US2904776A (en) | Information storage system | |
US2815498A (en) | Magnetic memory channel recirculating systems | |
US3541573A (en) | Selective information recording and erasing circuit | |
US3858190A (en) | Multi-bit core read out system | |
SU600739A1 (ru) | Счетное устройство,сохран ющее информацию при перерывах питани | |
SU696526A1 (ru) | Устройство дл записи цифровой информации | |
US3234372A (en) | Full adder using thin magnetic films | |
JPS6142707A (ja) | デイジタル磁気記録再生装置 | |
SU809368A1 (ru) | Запоминающее устройство | |
SU932566A1 (ru) | Буферное запоминающее устройство | |
US3156871A (en) | Magnetic recording system employing means for generating correction pulses only between consecutive similar information pulses | |
US3043513A (en) | Magnetic core serial adder | |
SU439800A1 (ru) | Преобразователь двоичной кодовой последовательности импульсов в псевдотроичную кодовую последовательность | |
SU615539A1 (ru) | Способ записи информации в запоминающее устройство на многоотверстных ферритовых пластинах | |
US3453603A (en) | Semi-permanent capacitor memory | |
SU881747A1 (ru) | Микропрограммное устройство управлени | |
SU464017A1 (ru) | Логическое запоминающее устройство |