SU1275523A1 - Устройство дл индикации - Google Patents

Устройство дл индикации Download PDF

Info

Publication number
SU1275523A1
SU1275523A1 SU843791188A SU3791188A SU1275523A1 SU 1275523 A1 SU1275523 A1 SU 1275523A1 SU 843791188 A SU843791188 A SU 843791188A SU 3791188 A SU3791188 A SU 3791188A SU 1275523 A1 SU1275523 A1 SU 1275523A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
decoder
address
inputs
Prior art date
Application number
SU843791188A
Other languages
English (en)
Inventor
Александр Анатольевич Вяльшин
Геннадий Прокопьевич Морозов
Original Assignee
Специальное конструкторское бюро "Виброприбор"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное конструкторское бюро "Виброприбор" filed Critical Специальное конструкторское бюро "Виброприбор"
Priority to SU843791188A priority Critical patent/SU1275523A1/ru
Application granted granted Critical
Publication of SU1275523A1 publication Critical patent/SU1275523A1/ru

Links

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах отображени  информации . Цель изобретени  - упрощение устройства за счет сокращени  числа кодовых комбинаций адресов при записи информации в блок пам ти. Поставленна  цель достигаетс  за. счет использовани  в устройстве RSтриггера , управл емого генератора импульсов, трех злементов И-НЕ, формировател  импульсов и второго счетчика . 1 ил.

Description

ю
СП СЛ
ю 1 Изобретение относитс  к вычислительной и измерительной технике и может быть использовано в устройства отображени  информации. Цель изобретени  - упрощение устройства . На чертеже приведена структурна  схема устройства. Устройство включает информационный вход 1 устройства, вход 2 записи адресный вход 3, второй дешифратор 4 (адреса), RS-триггер5. управл емый генератор 6, первый 7, второй 8 и третий 9 элементы И-НЕ, блок 10 оперативной пам ти, первый счетчик 11, формирователь 12 импульса, мультиплексор 13, второй счетчик 14 (столбцов), регистры 15, блоки 16 согласовани  группы, индикаторы 17, блок 18 согласовани  и первый дешифратор 19. Устройство работает следующим образом . RS-триггер 5 установлен в исходном состо нии, при котором на его пр мом выходе установлен сигнал нулевого уровн , который, поступа  на второй вход первого элемента И-НЕ 7, устанавливает на его выходе сигнал логической единицы. На всех выходах дешифратора 4 адреса установлен сигнал единичного уровн . Одновременно с этим сигнал единичного уровн  с инверсного выхода RS-трнггера 5 поступает на вход управл емого генератора 6 и разрешает его работу. На выходе управл емого генератора 6 по вл ютс  импульсы, которые поступают на первый вход второго элемента И-НЕ 8, на второй вход которого поступает сигнал единичного уровн  с выхода формировател  12 импульса. На выходе второго элемента И-НЕ 8 по вл ютс  проинвертированные,импульсы, которые , поступа  на второй вход третьего элемента И-НЕ 9, вновь инвертируютс  и поступают на тактовый вход счетчика 11 строк. Сигнал единичного уровн , установленный на первом выхо де дешифратора 4 адреса, поступает на первый вход первого элемента И-НЕ 7 и на вход Запись-считывание блока 10 пам ти и переводит его в режим считывани  информации. В исходном состо нии счетчики строк 11 и столбцов 14 усталовлены в состо ние, при котором на их выходах установлены сигналы нулевого 23 уровн , которые поступают на адресные входы блока пам ти и на управл ющие входы мультиплексора 13. Информаци  из  чейки блока 10 пам ти с нулевым адресом выдаетс  на информационные входы регистра 15, Мультиплексор 13 установлен в состо ние на пропускание управл ющего сигнала на управл ющий вход первого регистра 15. Перепадом информации сигнал из  чейки блока 10 пам ти зап1#сываетс  в первый регистр 15, одновременно с этим перепад сигнала с нулевого уровуровн  в единичный на выходе третьего элемента И-НЕ 9 увеличивает со- держимое счетчика 11 .строк на единицу . Установлен адрес следующей  чейки блока 10 пам ти и мультиплексора 13на пропускание управл ющего сигнала на управл ющий вход второго регистра 16. Процедура повтор етс  N раз. Как только во все регистры 15 записана информаци , на инверсном выходе старшего разр да счетчика 11 строк по вл етс  перепад сигнала из нулевого уровн  в единичный, который, поступа  на тактовьм вход счетчика 14столбцов, увеличивает его содержимое на единицу и запускает формирователь 12 импульсов, на выходе которого по вл етс  сигнал нулевого уровн , запреща  прохождение импульсов от управл емого генератора 6, через второй элемент И-НЕ 8. В течение времени, равного длительности импульса формировател  12, сигнал поступает на информационные входы индикаторов 17, Информаци  с выхода счетчика 14 столбцов поступает на вход первого дешифратора 19 (столбцов) и через блок 18 согласовани  засвечивает индикаторы, расположенные во всехстроках в первом столбце . Частота следовани  И1 тульсов с выхода управл емого генератора 6 выбираетс  из расчета, чтобы не было заметно дл  глаза мелькание пере- записи. Длительность импульса, вырабатываемого формирователем 12 импульсов, выбираетс  с учетом количества столбцов и тока, текущего через сегменты индикаторов. Затем цикл повтор етс , содержимое счетчика столбцов вновь увеличиваетс  на единицу, засвечиваетс  . второй столбец, и т.д. Счетчик 11 строк должен считать до величины на единицу меньше коли- , чества строк, счетчик 14 столбцов -
до величины на единицу меньше количества столбцов,
Это объ сн етс  тем, что первой строке соответствует нулевое состо ние счетчика 11 строк, и единице в счетчике 14 столбцов (последнему столбцу) соответствует нулевое состо ние счетчика 14 столбцов.
Режим записи информации в блок пам ти устройства осуществл етс  следующим образом.
На адресном входе 3 устанавливаетс  первый адрес, после дешифрации которого вторым дешифратором 4 на втором выходе последнего устанавлива-5 ло етс  сигнал нулевого уровн , которы поступа  на S-вход RS-триггера 5, у танавливает его в положение, при ко тором на его пр мом выходе присутствует сигнал единичного уровн , а на инверсном - нулевого уровн . Сигнал нулевого уровн  с инверсн го выхода RS-триггера 5 останавлива ет управл емый генератор 6, на выхо которого устанавливаетс  сигнал нул вого уровн , запирающий второй элемент И-НЕ 8, на выходе которого уст навливаетс  сигнал единичного уровн . По шине 3 адреса передаетс  второй адрес, после дешифрации которог на четвертом выходе дешифратора 4 адреса устанавливаетс  сигнал нулевого уровн , поступающий на установочные входы счетчиков строк 11 и столбцов 14 и устанавливающий их в нулевое состо ние, При поступлении по шине.З адреса третьего адреса на первом выходе вт рого дешифратора 4 устанавливаетс  сигнал нулевого уровн  при совпадении адресного сигнала и сигнала За пись на соответствующем входе устройства . Этот сигнал устанавливает блок 10 в режим записи и поступает через первый 7 и третий 9 элементы И-НЕ на тактовьй вход счетчика 11 строк. На информационный вход 1 передаетс  информаци . Измен   информа цию на входе синхронно с изменением сигнала на входе 2 Запись, можно измен ть адрес  чейки блока 10 пам ти в счетчиках строк 11 и столбцов 14. Как только перезапись информации подлежащей индикации, окончена, уа адресной шине 3 устанавливаетс  адрес, при котором на четвертом выходе устанавливаетс  сигнал нулевого
уровн , в свою очередьустанавливающий счетчики строк 11 и столбцов 14 в нулевые состо ни . Затем на шине 3 адреса устанавливаетс  четвертый адрес, при котором на третьем выходе дешифратора 4 адреса устанавливаетс  сигнал нулевого уровн , поступающий на R-вход RS-триггера 5 и перевод щий устройство в автономный режим работы.

Claims (1)

  1. Таким образом, в устройстве дл  записи информации требуетс  лишь .четыре адресных кода в отличии от известного устройства, у которого чискодовых комбинаций адресов определ етс  количеством  чеек блока пам ти , используемых дл  хранени  индицируемой информации. Формула изобретени  Устройство дл  индикации, содержащее последовательно соединенные первый дешифратор и блок согласовани , соединенный с управл ющими электродами индикаторов, информационные входы которых соединены с выходами блоков согласовани  группы, входы которых соединены с выходами регистров, информационные входы которых соединены с выходами блока пам ти, а управл юпще входы - с выходом мультиплексора ,, второй дешифратор, первый счетчик , информационный вход блока пам ти  вл етс  информационным входом устройства, первый вход второго дешифратора  вл етс  входом записи устройства , а второй вход  вл етс  адресным входом устройства, первый выход второго дешифратора соединен с управл ющим входом блока пам ти. отличающеес  тем, что,с целью упрощени  устройства, оно содержит RS-триггер, управл емый генератор импульсов, три элемента И-НЕ, формирователь импульсов и второй счетчик, выход которого соединен с входом первого дешифратора и адресным входом блока пам ти, первый выход первого счетчика соединен с первым входом мультиплексора и адресным входом блока пам ти, выходы второго дешифратора соединены с первым входом первого элемента И-НЕ, с входами RSтриггера и первыми, входами счетчиков соответственно, выходы RS-триггера соединены соответственно с вторым входом первого элемента И-НЕ и входом управл емого генератора импуль51275523Ь
    сов, выход которого соединен с пер- чиков, выход первого элемента И-НЕ вым входом второго элемента И-НЕ, соединен с первым входом третьего второй вход которого соединен с выхо- элемента И-НЕ, выход второго элемендом формировател  импульсов, вход та И-НЕ соединен с вторым входом трекоторого соединен с вторым выходом j тьего элемента И-НЕ и вторым входом первого и вторым входом второго счет- мультиплексора.
SU843791188A 1984-09-15 1984-09-15 Устройство дл индикации SU1275523A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843791188A SU1275523A1 (ru) 1984-09-15 1984-09-15 Устройство дл индикации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843791188A SU1275523A1 (ru) 1984-09-15 1984-09-15 Устройство дл индикации

Publications (1)

Publication Number Publication Date
SU1275523A1 true SU1275523A1 (ru) 1986-12-07

Family

ID=21138697

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843791188A SU1275523A1 (ru) 1984-09-15 1984-09-15 Устройство дл индикации

Country Status (1)

Country Link
SU (1) SU1275523A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Коффрон Дж. Технические средства микропроцессорных систем. - М.: Мир, 1983, с. 110. Микроэвм./Под. ред. А.Дирксена.М.: Энергоиздат. 1982, с. 74-76. За вка FR №: 2509887, кл. G 06 F 3/14, 1982. *

Similar Documents

Publication Publication Date Title
SU1275523A1 (ru) Устройство дл индикации
SU1478249A1 (ru) Устройство дл индикации
SU1280600A1 (ru) Устройство дл ввода информации
SU1124331A2 (ru) Система дл автоматического контрол больших интегральных схем
SU943747A1 (ru) Устройство дл контрол цифровых интегральных схем
SU1282141A1 (ru) Буферное запоминающее устройство
SU1372316A1 (ru) Запоминающее устройство дл графического диспле
SU1649602A1 (ru) Устройство дл индикации
SU1325482A2 (ru) Устройство дл обнаружени ошибок в параллельном п-разр дном коде
SU1160410A1 (ru) Устройство адресации пам ти
SU1310888A1 (ru) Устройство дл отображени информации
SU1661754A1 (ru) Устройство дл определени экстремальных чисел
SU650101A1 (ru) Запоминающее устройство
SU943731A1 (ru) Устройство дл анализа последовательных кодов
SU809345A1 (ru) Устройство дл управлени блокомпАМ Ти
SU1564624A1 (ru) Устройство дл контрол логических блоков
SU1370754A1 (ru) Устройство дл контрол импульсов
SU1352496A1 (ru) Устройство сопр жени процессора с пам тью
SU1425772A1 (ru) Устройство дл индикации
SU1010731A1 (ru) Счетное устройство,сохран ющее информацию при отключении питани
SU1075311A1 (ru) Устройство управлени дл доменной пам ти
SU1103292A1 (ru) Устройство дл контрол оперативных накопителей
SU1091191A1 (ru) Устройство дл моделировани веро тностного графа
SU1300474A1 (ru) Логический анализатор
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора