SU1300474A1

SU1300474A1 - Логический анализатор

Info

Publication number: SU1300474A1
Application number: SU853901879A
Authority: SU
Inventors: Александр Николаевич Бучнев; Ольга Алексеевна Зимнович; Василий Иванович Песоченко; Евгений Иванович Карпунин
Original assignee: Организация П/Я Г-4515
Priority date: 1985-06-04
Filing date: 1985-06-04
Publication date: 1987-03-30

Abstract

Изобретение относитс к вычислительной технике и может быть применено дл поиска неисправностей в микропроцессорных системах. Целью изобретени вл етс сокращение количества оборудовани . Анализатор содержит генератор 1 тактовых импульсов , счетчик 2, регистры сдвига 3 , ...,3ц, информационные входы 4, блоки пам ти 5, н счетчик 6 адреса , управл ющий вход 7 Запись - чтение, шину 8 управлени , первый элемент ИЛИ 9, элемент И 10, мультиплексор 11, группу входов 12 выбора информации, элемент 13 задержки, второй элемент ИЛИ 14, вход 15 управлени считыванием, вход 16 запуска, вход 17 управлени выборкой, группу информационных выходов 18. Шина 8 управлени объедин ет в себ вхоф 7, 12, 15, 17 и выходы 18 анализатора . Логический анализатор может работать в двух режимах: записи информации в пам ть и считывани накопленной информации. Использование N регистров сдвига, где N - число информационных входов анализатора, в качестве устройств промежуточного хранени информации позвол ет при высоком быстродействии анализатора обеспечить малые аппаратные затраты по сравнению с известными устройства-: ми. 1 ил. (Л 4;

Description

1

Изобретение относитс к вычислительной технике, в частности к устройствам контрол и диагностики, и может быть использовано дл поиска неисправностей в микропроцессорных средствах вычислительной техники,

Цель изобретени - сокращение количества оборудовани .

На чертеже представлена функциональна схема предлагаемого логического анализатора.

Анализатор содержит генератор 1 тактовых импульсов, счетчик 2, регистры 3 ,...,3у сдвига, информационные входы 4, блоки 5, ,..., 5 , пам ти , счетчик 6 адреса,, управл ющий вход 7 Запись - чтение, шину 8 управлени , первый элемент ИЛИ 9, элемент И 10, мультиплексор 11, группу входов 12 выбора информации, элемент 13 задержки, второй элемент ИЛИ 14, вход 15 управлени считыванием, вход 16 запуска, вход 17 управлени выборкой , группу информационных выходов 18. Шина 8 управлени объедин ет в себе входы и выходы анализатора 7, 12, 15, 17 и 18.

Логический анализатор может работать в двух режимах: записи информации в пам ть и считывани накопленной информации из пам ти.

Запись информации в пам ть. В исходном состо нии на входе 16 запуска логического анализатора поддерживаетс состо ние О. В результате этого счетчик 6 адреса, регистры 3 сдвига и счетчик 2 обнулены. При запуске логического анализатора на вход 16 запуска подаетс уровень 1. В режиме записи информации шины 8 управлени вход 7 Запись - чтение вс блоков 5 пам ти подаетс уровень О и все блоки 5 пам ти наход тс в режиме записи. Информаци с информационных входов 4 анализатора частотой генератора 1 записываетс в регистры 3 сдвига. Коэффициент делени счетчик 2 выбран равным разр дности регистров 3 сдвига, поэтому после каждого их заполнени по вл етс импульс с выхода переполнени счетчика 2, который переписывает содержимое регистров 3 сдвига в блоки 5 пам ти, а затем добавл ет единицу к содер

жимому счетчика 6 адреса. Запись вход-55 управл ющим входом Запись - чтение

ной информации в блоки 5 пам ти прекращаетс при подаче на вход 16 запуска О, что пр иводит анализатор в исходное состо ние.

004742

Считывание накопленной информации. В этом режиме блоки 5 пам ти перевод тс в режим Чтение подачей единичного уровн на входы 7 Запись - чтение. Затем при управлении мультиплексором 11 по входу 12 производитс считывание информации последовательно из всех блоков 5 пам ти.Дл этого на второй вход элемента И 10

10 по входу 17 подаетс сигнал О Выборка кристалла с шины 8 управлени , затем через мультиплексор 11 последовательно считываетс информаци из первого, второго и т.д. блоков 5 м ти. Далее на второй вход элемента ШШ 14 подаетс единичный импульс, увеличивающий на единицу содержимое счетчика 6 адреса, и операци чтени всех блоков 5 пам ти повтор етс .

Claims

Формула изобретени

Логический анализатор, содержащий

N блоков пам ти, где N число информационных входов анализатора, счетчик адреса, счетчик, генератор тактовых импульсов, два элемента ИЛИ, элемент И и мультиплексор, информационные

входь которого соединены с выходами блоков пам ти, группы адресных входов блока пам ти соединены с группой выходов счетчика адреса, выход генератора тактовых импульсов соединен

со счетным входом счетчика, группа информационш 1х выходов мультиплексора вл етс группой информационных выходов анализатора, группа адресных входов мультиплексора вл етс группой входов в лбора информации анализатора , отличающийс тем, что, с целью сокращени количества оборудовани , анализатор содержит N регистров сдвига и элемент задержки,

причем группы информационных входов блоков пам ти соединены с группами выходов соответствующих регистров сдвига, информационные входы которых вл ютс информационными входами анализатора , тактовые входы регистров сдвига соединены с выходом генератора тактовых импульсов, входы Запись- чтение блоков пам ти соединены с первым входом первого элемента ИЛИ и с

анализатора, вход запуска анализатора соединен с установочными входами регистров сдвига и счетчика и с вторым входом первого элемента ИЛИ, вы313004744

ход которого соединен с установочным мента И, выход которого соединен с входом счетчика адреса, счетный вход входами выборки блоков пам ти, вто- которого соединен с выходом второго рые входы второго элемента ИЛИ и эле- элемента ИЛИ, первый вход которого мента И вл ютс входами управлени через элемент задержки соединен с е считьшанием и управлени выборкой выходом счетчика и первым входом эле- анализатора соответственно.