SU1091150A1 - Устройство дл ввода информации - Google Patents

Устройство дл ввода информации Download PDF

Info

Publication number
SU1091150A1
SU1091150A1 SU823492811A SU3492811A SU1091150A1 SU 1091150 A1 SU1091150 A1 SU 1091150A1 SU 823492811 A SU823492811 A SU 823492811A SU 3492811 A SU3492811 A SU 3492811A SU 1091150 A1 SU1091150 A1 SU 1091150A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
control
information
Prior art date
Application number
SU823492811A
Other languages
English (en)
Inventor
Виталий Николаевич Солдатов
Валентин Прокопьевич Шерстобитов
Original Assignee
Специальное Конструкторское Бюро Сейсмического Программного Обеспечения Научно-Производственного Объединения "Нефтегеофизика"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро Сейсмического Программного Обеспечения Научно-Производственного Объединения "Нефтегеофизика" filed Critical Специальное Конструкторское Бюро Сейсмического Программного Обеспечения Научно-Производственного Объединения "Нефтегеофизика"
Priority to SU823492811A priority Critical patent/SU1091150A1/ru
Application granted granted Critical
Publication of SU1091150A1 publication Critical patent/SU1091150A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее группу регистров , информационные входы которых  вл ютс  информационными входами устройства , первый элемент НЕ, блок сравнени , выход которого соединен с входом первого элемента НЕ, первый триггер, выход которого соединен с входом первого генератора импульсов и первый вход соединен с выходом первого элемента ИЛИ, второй и третий элементы ИЛИ, второй элемент НЕ, первый и второй элементы И, отличающеес  тем, что, с целью повышени  пропускной способности устройства, в него введены первый и второй распределители импульсов , второй генератор импульсов, второй триггер, первый и второй регистры, первые информационные выходы которых соединены с входами блока сравнени , выход которого соединен с первым управл ющим входом первого распределител  импульсов и вторым входом первого триггера, выход которого соединен с первым входом второго триггера, второй вход которого соединен с первым входом второго элемента ИЛИ и выходом первого распределител  импульсов , выходы группы которого соединены с первыми управл ющими входами регистров группы и первого регистра, второй управл ющий вход которого соединен с выходом второго элемента ИЛИ, второй вход которого , первый управл ющий вход второго регистра и первый вход первого элемента ИЛИ  вл ютс  первым управл ющим входом устройства, выход первого элемента ИЛИ соединен с вторым управл ющим входом первого распределител  импульсов и первым управл ющим входом второго распределител  импульсов, второй управл ющий вход которого соединен с третьим управл ющим входом первого регистра и выходом первого генератора импульсов, выходы группы второго распределител  импульсов соединены с вторыми управл ющими входами соответствующих регистров группы и с входами третьего элемента ИЛИ, выход которого подключен к второму управл ющему входу второго регистра, информационный вход которого объединен I с информационными входами регистров группы, третьи управл ющие входы регист (Л ров группы, четвертый управл ющий вход первого регистра и третий управл ющий с вход второго регистра соединены с выходом первого элемента И, первый вход которого соединен с выходом второго распределител  импульсов, входом второго генератора импульсов и первым входом второго элемента И, второй вход которого соесо динен через второй элемент НЕ с вторым информационным выходом второго регистра и вторым входом первого элемента И, третий вход которого соединен с выходом СП первого элемента НЕ, выход второго триггера соединен с третьим входом второго элемента И, четвертый вход которого соединен с четвертым входом первого элемента И и выходом второго генератора импульсов , а выход соединен с вторым входом первого элемента ИЛИ, третий управл ющий вход первого распределител  импульсов  вл етс  вторым управл ющим входом устройства, информационные выходы регистров группы и второй информационный выход первого регистра  вл ютс  информационными выходами устройства, выход первого генератора импульсов  вл етс  управл ющим выходом устройства.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах обработки экспериментальной информации, например, при обработке сейсмических сигналов. Известно устройство дл  ввода информации , содержащее инвертор, вентиль управлени , дешифратор, вентиль установки, вентиль разрешени  записи, вентиль сброса, дифференцирующую цепь, элемент ИЛИ, триггер, регистр числа разр дов, регистр числа слов, сдвиговый регистр, блок сравнени  разр дов, блок сравнени  слов, счетчик числа разр дов, счетчик числа слов, генератор импульсов, элемент задержки и соответствующие св зи 1. Недостатком данного устройства  вл етс  то, что при подготовке и буферизации данных значительный объем оперативной пам ти заполн етс  избыточной информацией , частое обращение к которой снижает скорость обработки данных. Наиболее близким к предлагаемому  вл етс  устройство дл  ввода информации, содержащее блоки сравнени , входы которых соединены с выходами регистров и счетчиков, регистр сдвига, вход которого  вл етс  информационным входом устройства , триггер, выход которого соединен с входом генератора импульсов, а первый вход соединен с выходом первого элемента ИЛИ, элементы НЕ, задержки, дешифраторы , элементы И 2. Недостатком данного устройства  вл етс  низка  пропускна  способность. Цель изобретени  - повышение пропускной способности устройства. Поставленна  цель достигаетс  тем, что в устройство дл  ввода информации, содержащее группу регистров информационные входы которых  вл ютс  информационными входами устройства, первый элемент НЕ, блок сравнени , выход которого соединен с входом первого элемента НЕ, первый триггер, выход которого соединен с входом первого генератора импульсов, а первый вход соединен с выходом первого элемента ИЛИ, второй и третий элементы ИЛИ, второй элемент НЕ, первый и второй элементы И, введены первый и второй распределители импульсов, второй генератор импульсов , второй триггер, первый и второй регистры, первые информационные выходы которых соединены с входами блока сравнени , выход которого соединен с первым управл ющим входом первого распределител  импульсов и вторым входом первого триггера, выход которого соединен с первым входом второго триггера, второй вход которого соединен с первым входом второго элемента ИЛИ и выходом первого распределител  импульсов, выходы группы которого соединены с первыми управл ющими входами регистров группы и первого регистра, второй управл ющий вход которого соединен с выходом второго элемента ИЛИ, второй вход которого, первый управл ющий вход второго регистра и первый вход первого элемента ИЛИ  вл ютс  первым управл ющим входом устройства, выход первого элемента ИЛИ соединен с вторым управл ющим входом первого распределител  импульсов и первым управл ющим входом второго распределител  импульсов , второй управл юп ий вход которого соединен с третьим управл ющим входом первого регистра и выходом первого генератора импульсов, выходы группы второго распределител  импульсов соединены с вторыми управл ющими входами соответствующих регистров группы и с входами третьего элемента ИЛИ, выход которого подключен к второму управл ющему входу второго регистра, информационный вход которого объединен с информационными входами регистров группы, третьи управл ющие входы регистров группы , четвертый управл ющий вход первого регистра и третий управл ющий вход второго регистра соединены с выходом первого элемента И, первый вход которого соединен с выходом второго распределител  импульсов , входом второго генератора и.мпульсов и первым входом второго элемента И, второй вход которого соединен через второй элемент НЕ с вторым информационным выходом второго регистра и вторым входом первого элемента И, третий вход которого соединен с выходом первого элемента НЕ, выход второго триггера соединен с третьим входом второго элемента И, четвертый вход которого соединен с четвертым входом первого элемента И и выходом второго генератора импульсов, а выход соединен с вторым -входом первого элемента ИЛИ, третий управл ющий вход первого распределител  импульсов  вл етс  вторым управл ющим входом устройства, информационные выходы регистров группы и второй информационный выход первого регистра  вл ютс  информационными выходами устройства, выход первого генератора импульсов  вл етс  управл ющим выходом устройства. На чертеже представлена функциональна  схема устройства дл  ввода информации. Устройство содержит первый управл ющий вход 1, первый элемент ИЛИ 2, регистры 3 группы, первый регистр 4, второй регистр 5, блок 6 сравнени , второй элемент ИЛИ 7, первый распределитель 8 импульсов , первый триггер 9, второй триггер 10, первый генератор 11 импульсов, информационный вход 12,второй распределитель 13 импульсов, третий элемент ИЛИ 14, второй генератор 15 импульсов, первый элемент И 16, первый элемент НЕ 17, второй элемент НЕ 18, второй элемент И 19, информационный выход 20, управл ющий выход 21, второй управл ющий вход 22.
Устройство работает следующим образом .
По сигналу начала работы на входе 1 привод тс  (сбрасываютс ) в исходное состо ние второй регистр 5, через второй элемент ИЛИ 7 главна  часть буферного первого регистра 4, через первый элемент ИЛИ 2, второй распределитель 13 импульсов , первый распределитель 8 импульсов и первый триггер 9, который устанавливает в нулевое состо ние воторой триггер 10. Первый триггер 9 запускает в работу первый генератор 11 импульсов, который воздействует на источник данных, соединенный с входом 12, и с помощью распределител  13 (демультиплексора) импульсов переключает поканально информационные входы вспомогательных п-разр дных частей регистров 3 группы, размеща  в них входную измерительную информацию. Импульсы генератора 11 поступают также во вспомогательный разр д (0) первого регистра 4, записывают в него и многократно, (N + 1) раз в цикле, повтор ют единичный сигнал. Второй регистр 5 в тактах от 1 до N принимает только единичные информационные сигналы всех N каналов, которые, по вл  сь в каком-либо разр де, сразу распростран ютс  во все младщие разр ды, чему способствует высокий уровень на выходе элемента ИЛИ 14, собирающего высокие уровни N выходов распределител  13 импульсов. Таким образом, к началуСЫ + 1)го такта в регистре 5 образуетс  код, у которого все младщие разр ды, начина  с разр да, соответствующего максимальной длине значащей части прин тых N данных ,  вл ютс  единицами, а оставщиес  старщие разр ды - нул ми. В (N.+ 1)-м такте прием данных в регистры 3 и 5 прекращаетс  и в работу запускаетс  второй генератор 15 импульсов. Импульсы генератора 15 через первый элемент И 16 проход т на сдвигающие входы всех регистров , так как действуют разрещающие уровни на входах элемента И 16; на первом - от распределител  13 импульсов, на втором - с выхода первого разр да регистра 5 и на третьем - с выхода элемента 17 НЕ имеющего на входе нулевой сигнал блока 6 сравнени . Частота генератора 15 импульсов выбрана достаточно высокой, чтобы информаци  в регистрах 3 и 4 успевала перемещатьс  из вспомогательных частей в главные на максимально возможное количество щагов за врем  (N + 1 )-го такта.
Количество сдвигающих импульсов в каждом цикле равно количеству записанных единиц в младщих разр дах регистра 5, поэтому все значающие части слов данных полностью окажутс  в главных
част х своих регистров 3 (в каналах от К1 до KN), причем у коротких в цикле слов останутс  впереди незначащие нули. На аналогичное количество щагов также переместитс  единица вспомогательного разр да регистра 4, отмеча  начало всех N слов данного цикла. Очередной (N + 2)-и тактовый импульс, воспринимаемый как первый импульс нового цикла, начнет распределение новых данных от источника данных на входе 12. В новом (N + 1)-м такте вс  информаци  в регистрах 3 и 4 переместитс  дальше на количество щагов, равное новой максимальной длине значащей части слов. В (К + 1)-м цикле приема данных произойдет совпадение начальной единицы регистра 4 с какой-либо единицей младщих разр дов регистра 5 и на выходе многоразр дного блока 6 сравнени  по витс  единичный сигнал, свидетельствующий о невозможности помещени  (К-Н1)-х данных в главные части регистров 3 без наложени  и потери информации.
Сигнал блока 6 сравнени  через элемент 17 НЕ запрещает сдвиг информации, непосредственно выдает в первый распределитель 8 импульсов уровень готовности мащинных слов и устанавливает в единичное состо ние первый триггер 9, который затормаживает действие генератора 11 импульсов. В этом режиме мащинные слова подготовлены дл  ввода, причем в случае несоизмеримости К слов с форматом ЭВМ в мащинных словах остаютс  незан тыми младщие разр ды, количество которых меньще длины слов (К + 1)-го цикла. В регистре 4 образуетс  слово-указатель длин, у которого на месте первых разр дов каждого слова данных сто т единицы. По сигналу готовности ЭВМ с помощью распределител  8 (вход 22) вводит подготовленную на выходе 20 информацию в оперативную пам ть .
По окончании ввода на (N + 2)-м выходе распределител  8 по вл етс  сигнал, который устанавливает в единичное состо ние триггер 10 конца ввода слов и через второй элемент ИЛИ 7 очищает от единиц главную часть регистра 4. Так как на выходе многоразр дного блока 6 сравнени  по витс  нулевой уровень, то элемент И 16 пропустит сдвигающие импульсы и заблокированные в (К-1-1)-м цикле данные вместе с единичным сигналом вспомогательного разр да (0) регистра 4 сдвинутс  в главные части регистров на количество щагов, зафиксированное в регистре 5. По окончании сдвига, когда все единицы регистра 5 будут «вытеснены через его первый разр д, откроетс  дл  сдвигающих импульсов второй элемент И 19, у которого на первом входе действует высокий уровень заторможенного (N-f 1)-го такта распределител  13, на втором - инвертированное элементом НЕ 18 состо ние первого разр да регистра 5 и на третьем входе - высокий уровень триггера 10.
Через первый элемент ИЛИ 2 импульсы генератора 15 действуют как импульсы сброса, которые устанавливают в нулевое состо ние распределитель 13 импульсов, триггеры 9 и 10 и распределитель 8 импульсов . В данном случае нет необходимости очищать от единиц вспомогательные части регистров 3, так как они при сдвиге перемещаютс  в главные части. Также очищенным оказываетс  и регистр 5. Таким образом , устройство переходит в режим приема
данных по входу 12. Процесс уплотнени  и ввода слов повтор етс  автоматически. Предлагаемое устройство, хот  и не полностью обеспечивает замещение незначащих нулей в машинных словах данных полезной информацией, позвол ет значительно сократить требуемый объем оперативной пам ти (в 5-10 раз при обработке сейсмоданных ) и ускорить выборку данных из пам ти. При этом можно дополнительно ускорить процесс обработки информации за счет использовани  алгоритмов обработки уплотненных (упакованных) слов без их распаковки.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее группу регистров, информационные входы которых являются информационными входами устройства, первый элемент НЕ, блок сравнения, выход которого соединен с входом первого элемента НЕ, первый триггер, выход которого соединен с входом первого генератора импульсов и первый вход соединен с выходом первого элемента ИЛИ, второй и третий элементы ИЛИ, второй элемент НЕ, первый и второй элементы И, отличающееся тем, что, с целью повышения пропускной способности устройства, в него введены первый и второй распределители импульсов, второй генератор импульсов, второй триггер, первый и второй регистры, первые информационные выходы которых соединены с входами блока сравнения, выход которого соединен с первым управляющим входом первого распределителя импульсов и вторым входом первого триггера, выход которого соединен с первым входом второго триггера, второй вход которого соединен с первым входом второго элемента ИЛИ и выходом первого распределителя импульсов, выходы группы которого соединены с первыми управляющими входами регистров группы и первого регистра, второй управляющий вход которого соединен с выходом второго элемента ИЛИ, второй вход которого, первый управляющий вход второго регистра и первый вход первого элемента ИЛИ являются первым управляющим входом устройства, выход первого элемента ИЛИ соединен с вторым управляющим входом первого распределителя импульсов и первым управляющим входом второго распределителя импульсов, второй управляющий вход которого соединен с третьим управляющим входом первого регистра и выходом первого генератора импульсов, выходы группы второго распределителя импульсов соединены с вторыми управляющими входами соответствующих регистров группы и с входами третьего элемента ИЛИ, выход которого подключен к второму управляющему входу второго регистра, информационный вход которого объединен с информационными входами регистров <g группы, третьи управляющие входы регистров группы, четвертый управляющий вход первого регистра и третий управляющий вход второго регистра соединены с выходом первого элемента И, первый вход которого соединен с выходом второго распределителя импульсов, входом второго генератора импульсов и первым входом второго элемента И, второй вход которого соединен через второй элемент НЕ с вторым информационным выходом второго регистра и вторым входом первого элемента И, третий вход которого соединен с выходом первого элемента НЕ, выход второго триггера соединен с третьим входом второго элемента И, четвертый вход которого соединен с четвертым входом первого элемента И и выходом второго генератора импульсов, а выход соединен с вторым входом первого элемента ИЛИ, третий управляющий вход первого распределителя импульсов является вторым управляющим входом устройства, информационные выходы регистров группы и второй информационный выход первого регистра являются информационными выходами устройства, выход первого генератора импульсов является управляющим выходом устройства.
    SU „„1091150
SU823492811A 1982-09-24 1982-09-24 Устройство дл ввода информации SU1091150A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823492811A SU1091150A1 (ru) 1982-09-24 1982-09-24 Устройство дл ввода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823492811A SU1091150A1 (ru) 1982-09-24 1982-09-24 Устройство дл ввода информации

Publications (1)

Publication Number Publication Date
SU1091150A1 true SU1091150A1 (ru) 1984-05-07

Family

ID=21029595

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823492811A SU1091150A1 (ru) 1982-09-24 1982-09-24 Устройство дл ввода информации

Country Status (1)

Country Link
SU (1) SU1091150A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 492871, кл. G 06 F 3/00, 1973. 2. Авторское свидетельство СССР № 551633, кл. G 06 F 3/04, 1975 (прототип). *

Similar Documents

Publication Publication Date Title
KR940009733B1 (ko) 디지탈 신호 처리장치
SU1091150A1 (ru) Устройство дл ввода информации
SU586452A1 (ru) Устройство управлени вводом-выводом
SU1508236A1 (ru) Устройство дл объединени лексических множеств
SU1121672A1 (ru) Многоканальное устройство дл обслуживани запросов в пор дке поступлени
SU1596341A1 (ru) Устройство дл сопр жени двух ЭВМ
SU1065886A1 (ru) Динамическое запоминающее устройство
SU1705826A1 (ru) Устройство приоритета
SU1550525A1 (ru) Устройство дл сопр жени канала св зи с ЭВМ
SU576588A1 (ru) Устройство дл цифровой магнитной записи
SU1589288A1 (ru) Устройство дл выполнени логических операций
SU731592A1 (ru) Распределитель импульсов
SU760076A1 (ru) Устройство для сопряжения1
SU1083176A1 (ru) Устройство дл сопр жени
SU1043649A1 (ru) Устройство дл программного управлени синхронно-асинхронными приемопередатчиками
SU1439741A1 (ru) Преобразователь кода во временной интервал
SU1238091A1 (ru) Устройство дл вывода информации
SU613406A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU1161947A1 (ru) Устройство дл ввода информации
SU1363238A1 (ru) Устройство обработки информации
SU1080165A1 (ru) Устройство дл считывани информации
SU1180908A1 (ru) Устройство дл обмена данными между оперативной пам тью и внешним устройством
SU1603395A1 (ru) Процессор матричной вычислительной системы
SU646325A1 (ru) Устройство дл обмена информацией