SU1117677A1 - Многоканальное устройство дл сбора информации - Google Patents

Многоканальное устройство дл сбора информации Download PDF

Info

Publication number
SU1117677A1
SU1117677A1 SU833613411A SU3613411A SU1117677A1 SU 1117677 A1 SU1117677 A1 SU 1117677A1 SU 833613411 A SU833613411 A SU 833613411A SU 3613411 A SU3613411 A SU 3613411A SU 1117677 A1 SU1117677 A1 SU 1117677A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
input
elements
output
Prior art date
Application number
SU833613411A
Other languages
English (en)
Inventor
Леонид Вольфович Друзь
Юрий Петрович Рукоданов
Original Assignee
Предприятие П/Я А-3706
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3706 filed Critical Предприятие П/Я А-3706
Priority to SU833613411A priority Critical patent/SU1117677A1/ru
Application granted granted Critical
Publication of SU1117677A1 publication Critical patent/SU1117677A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СБОРА ИНФОРМАЦИИ, содержащее датчики,первую группу элементов И, первый элемент ИЛИ, о т л и ч а ю щ е е с  -тем, что, с целью повьшеии  быстродействи  устройства, в него введены втора  и треть  группы элементов И, блоки сравнени , блок приоритета, первый, второй и третий регистры, блок пам ти, триггер , сумматор, генератор импульсов , счетчик, первый и второй, элементы задержки, формирователи импульсов , элементы И.ИЛИ, И-НЕ, первый к второй входы устройства соединены соответственно с первыми входами первого элемента ИЛИ и счетчика и второго элемента ИЛИ, выход первого элемента ИЛИ подключен к вторым входам второго элемента Ш1И и счетчика и через первьй элемент задержки к первому входу блока пам ти, выходы счетчика соединены с соответствующими вторыми входами блока пам ти, первые выходы которого соединены с соответствующими первыми входами первого регистра, вторые выходы блока пам ти подключены к соответствующим первым входам второго регистра, выходы которого соединены с соответствующими первыми входами первого блока сравнени , выход которого подключен к первому входу элемента И-НЕ, выход которого соединен с первыми входами элементов И первой рруппы, и через первьй формирователь импульсов к второму входу первого элемента ИЛИ, выход первого регистра соединен с первыми входами вторых блоков сравнени , вторые входы которых соединены с первыми выходами датчиков, выходы вторых блоков сравнени  подключены к вторым входам соответствующих элементов И первой группы, выходы которых соединены с соответствующими входами блока приоритета, первые выходы которого подключены к пер (Л вым входам элементов И второй группы, а второй выход соединен с первым входом элемента И и череэ второй элемент задержки с вторым входом элемента И, выход которого через генератор импульсов подключен к вторым входам элементов И второй группы, выходы которых соединены с первыми входами элементов И тьей группы и через вторые формироОд ватели импульсов с первыми входами третьего регистра, вторые входы торого подключены к второму входу второго регистра, к второму входу первого регистра, к первому входу триг- , гера, и к выходу второго элемента ИЛИ, выход элемента И соединен с вторьм входом триггера, выход которого подключен к второму входу элемента И-НЕ, пр мые выходы третьего регистра соединены с входами сумматора, а инверсные выходы подключены к третьим входам соответствующих элементов И первой группы, выходы суммато

Description

pa соединены с вторыми входами перво- элементов И третьей группы, выходы го.блока сравнени , вторые выходы- . которых соединены с соответствук цидатчиков подключены к вторые входам ,ми выходами устройства.
1117677
Изобретение относитс  к автомати ке, телемеханике и вычислительной технике и может найти применение в многоканальных системах передачи и приема информации. Известно устройство дл  сбора информации, содержащее блок управлени , датчики, распределитель, дешифраторы , блок св зи lj . Недостаток устройства заключаетс  в том, что в нем требуетс  после довательный опрос всех датчиков, как изменивших, так и неизменивших свое состо ние, да  выборки требуемых датчиков, что увеличивает врем  выборки и снижает быстродействие ус ройства. Кроме того, устройство не обеспечивает выборочньй групповой опрос датчиков по заданным их типам Или признакам. Наиболее близким к изобретению  вл етс  устройство дл  сбора информации , содержащее датчики, перву группу элементов И, элемент ИЛИ|2, Недостаток известного устройства заключаетс  в том, что оно не обеспечивает ввод информации с датчиков выборочно, например с заданного чис ла однотипных датчиков (датчиков одинакового назначени ), из всей совокупности датчиков, контролирующих состо ние объектов. Такой выборочный отбор информации от одноимен ных датчиков необходим, например, д контрол  состо ни  системы, состо щ из однотипных объектов, по какомулибо одному из параметров, который koнтpoлиpyeтc  соответствующим датчиком у каждого объекта, в дискретные моменты времени выполн емого „ технологического процесса. Невозмож ность выполнить это в известном уст ройстве увеличивает врем  поиска требуемых датчиков дл  опроса и тем самым снижает оперативность сбо ра информации. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в многоканальное устройство дл  сбора информации, содержащее датчики , первую группу элементов И, первый элемент ИЛИ, введены втора  и треть  группы элементов И, блоки сравнени , блок приоритета, первый, второй и третий регистры, блок пам ти,.триггер, сумматор, генератор импульсов, счетчик , первьй и второйэлементы задержки , формирователи импульсов, элементы И, ИЛИ, И-НЕ, первый и второй входы устройства соединены соответственно с первыми входами первого элемента ИЛИ и счетчика и второго элемента ИЛИ, выход первого элемента ИЛИ подключен к вторым входам второго элемента ИЛИ и счетчика и через первый элемент задержки к первому входу блока пам ти, выходы счетчика соединены :С соответствующими вторыми входами блока пам ти, первые выходы которого соединены с соответствующими первыми входами первого регистра, вторые входы блока пам ти подключены к соответствующим первым входам второго регистра , выходы которого соединены с соответствующими первыми входами первого блока сравнени , выход которого подключен к первому входу элеменta И-НЕ, выход которого соединен с первыми входами элементов .И первой группы, и через первый формирова- тель импульсов k второму входу первого элемента ИЛИ, выход первого регистра соединен с первыми входами вторых блоков сравнени , вторые входы которых соединены с первыми выходами датчиков, выходы вторых блоков сравнени  подключены к вторым входам соответствующих элементов И первой группы, выходы которых соединены с соответствующими входами блока приоритета , первые выходы которого подключены к первым входам элементов И второй группы, а второй выход соединен с nepBMfl входом элемента И и через второй элемент задержки с вторым входом элемента И, выход которого через генератор импульсов под ключен к вторым входам элементов И второй группы, выходы которых соеди нены с первыми входами элементов И третьей группы и через вторые формирователи импульсов с первыми входами третьего регистра, вторые входы которого подключены к второму входу второго регистра, к второму входу первого регистра, к первому входу триггера и к выходу второго элемента ИЛИ, выход элемента И соединен с вторым входом триггера, выход которого подключен к второму входу элемента И-НЕ, пр мью выходы третьего регистра соединены с входа ми сумматора, а инверсные выходы по ключены к третьим входам соответствующих элементов И первой группы, выходы сумматора соединены с вторыми входами первого блокасравнени , вторые выходцл датчиков подключены к вторым входам элементов И третьей грушш, выходы которых соединены с соответствующими выходами устройства . Н чертеже изображена блок-схем предлагаемого устройства. Устройство содержит управл ющий вход 1, первый элемент ШШ 2, счетчик 3, блок 4 пам ти, первый элемент 5 задержки, датчики 6, первую группу элементов И7, вторзто Группу элементов И 8, блок 9 приоритета, второй вход 10 устройства, первый 1 второй 12 и третий 13 регистры, сум матор 14, вторые блоки 15 сравнени  первый блок 16 сравнени , элемент И-НЕ 17, йторые формирователи 18 импульсов, первый формирователь импульсов, генератор 20 импульсов, элемент И 21, триггер 22, второй элемент 23 задержки, второй элемент ИЛИ 24,, третью rpyrihy элементов И 25. Устройство работает следующим образом. Дл  установки в исходное состо ние по входу 10 ,подаетс  сигнал общего сброса, который устанавливает в нулевое положение счетчик 3 и через элемент ИЛИ 24 триггер 22 и регистры 11-13. По входу 1 в устрой ство поступает импульсный сигнал ПУСК который проходит через элемент ИЛИ 2 и подаетс  на счетный вход счетчика 3. В счетчике 3 уста774 навливаетс  код адреса, поступающий на адресные входы блока 4 пам ти. В блоке 4 пам ти хранитс  программа ввода информации от датчиков, а именно - по каждому адресу в блоке пам ти записаны два кода: код типа (признака) и код числа опрашиваемых датчиков данного типа. Считывание информации из блока 4 пам ти производитс  сигналом, который поступает с выхода элемента ИЛИ 2 через элемент 5 задержки на управл ющий вход блока 4 пам ти. При этом из блока 4 пам ти в регистр 12 записываетс  код числа опрашиваемых датчиков данного типа, который затем подаетс  на перBbie входы блока 16 сравнени , а в регистр 11 - код типа датчиков, который подаетс  с его выходов на вторые входы блоков 15 сравнени . Ко- ды типов датчиков 6 поступают на первые входы соответствующих блоков 15 сравнени . С помощью блоков 15 сравнени  вы вл ютс  все датчики данного типа из всей совокупности датчиков. При совпадении кодов на обоих ВХОДАХ блоков 15 сравнени , происходит их срабатывание. Сигналы с выходов сработанных блоков 15 сравнени  поступают на .первые входы соответствующих элементов И 7 группы . После подачи кода на входы блока 16 сравнени  с выхода регистра 12 снимаетс  сигнал с выхода блока 16 сравнени  и открываетс  элемент И-НЕ 17. Ери этом на вторые и третьи входы элементов И 7 подаютс  разрешающие потенциалы с нулевых выходов регистра 13 и с выхода элемента И-НЕ 17. Таким образом, выбранные блоками 15 сравнени  элементы И 7 открываютс  и сигналы с их выходов,подаютс  на входы блока 9 приоритета. При параллельной подаче сигналов на входы блока 9 приоритета в начальный момент по вл ютс  сигналы на соответствующих его выходах, которые поступают на первые входы соответствующих элементов И 8,Однако элементы И 8 закрыты , так как отхспючен генератор 20 импульсов. По окончании переходных процессов в блоке 9 приоритета формируетс  сигнал только на одном из его выходов, соответствующем входу большего приоритета, и сигнал на управл ющем выходе блока 9. Сигнал с управл ннцего выхода блока 9 приоритета подаетс  на первый вход элемента И 21 и через элемент 23 задержки на второй вход элемента И 21. Врем  задержки элемента 23 учитывает врем  окончани  переходных процессов в блоке 9 приоритет. Элемент 21 открываетс  с указанной задержкой и устанавливает в единичное состо ние триггер 22 и включает генератор 20 импульсов. Триггер 22 подготавливает к закрыванию элемент И-НЕ 17. Первый импульс генератора 20 открывает соот ветствующий элемент И 8, подготовленный к открыванию сигналом с вых да блока 9 приоритета. Сигнал с выхода элемента И;8 открывает соответствующий элемент И 25, на вто рой вход которого поступает информац   с соответствующего датчика 6. Эта информаци  с выхода элемента И 25 поступает на внешнее ус ройство обработки и регистрации. В м  отбора информации от датчика 6 определ етс  длительностью импульса генератора 20, котора  может бы задана с учетом времени обработки информации.. По окончании этого импульса соответствующий формироваг тель 18 блока по заднему фронту фо мирует импульс, который устанавливает в единичное состо ние соответ СТВУ1011Р1Й разр д регистра 13. Этот р д снимает разрешающий сигнал с второго входа соответствунэдего эле та И 7, который закрьгааетс . При этом в 9 приоритета приорите на выход получает сигнал с выхода следующего сработанного элемента И и описанный процесс повтор етс . Сумматор 14, на входы которого поступают сигналы с пр мых выходов сработанных разр дов регистра 13, редел ет число опрошенных датчи76 ков данного -типа. Код этого числа подаетс  на вторые входы блока 16 сравнени . При совпадении кодов на входах блока 16 сравнени , т.е. при равенстве заданного числа и числа опрощенньк Датчиков данного типа, на выходе блока 16 сравнени  формит руетс  сигнал, который закрывает элемент И-НЕ 17. При этом закрываютс  все остальные сработанные элементы И 7, а формирователь 1-9 импульса формирует по заднему фронту сигнала, сброшенного с выхода элемента И-НЕ 17, импульс. После закрывани  всех срабо-тайных элементов И 7 снимаютс  все входные сигналы с входов блока 9 приоритета , и соответственно, сигнал q его управл ющего выхода, который закрывает элемент И 21, отключает генератор 20 импульсов и снимает сигнал с единичного входа 22 триггера. Импульс с выхода формировател  19 поступает через элемент ИЛИ 2 на счетный вход счетчика 3, в котором устанавливаетс  следующий адрес считывани  информации из блока 4 пам ти, и через элемент ИЛИ 24 обнул ет триггер 22, регистры 11-13 и считывает из блока 4 пам ти в регистры 11 и 12 данные (тип и количество) о датчиках, необходимые дл  сбора информации со следующей группы датчиков . В дальнейшем устройство работает аналогично описанному выше. Предлагаемое устройство дп  сбора информации позвол ет производить выборочный сбор информации от программно заданного числа датчиков заданного типа без последовательного перебора всей совокупности датчиков, что сокращает врем  сбора информации и повьшает быстродействие.

Claims (1)

  1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СБОРА ИНФОРМАЦИИ, 'содержащее датчики,- первую группу элементов И, первый элемент ИЛИ, о т лича ю щ е е с я .тем, что, с целью повышения быстродействия устройства, в него введены вторая и третья группы элементов И, блоки сравнения, блок приоритета, первый, второй и третий регистры, блок памяти, триггер, сумматор, генератор импульсов, счетчик, первый и второй, элементы задержки, формирователи импульсов, элементы И^ИЛИ, И-НЕ, первый и второй входы устройства соединены соответственно с первыми входами первого элемента ИЛИ и счетчика и второго элемента ИЛИ, выход первого элемента ИЛИ подключен к вторым входам второго элемента ИЛИ и счетчика и через первый элемент задержки к первому входу блока памяти, выходы счетчика соединены с соответствующими вторыми входами блока памяти, первые выходы которого соединены с соответствующими первыми входами первого регистра, вторые выходы блока памяти подключены к соответствующим первым входам второго регистра, выходы которого соединены с соответствующими первыми входами первого блока сравнения, выход которого подключен к первому входу элемента И-НЕ, выход которого соединен с первыми входами элементов И первой группы, и через первый формирователь импульсов к второму входу первого элемента ИЛИ, выход первого регистра соединен с первыми входами ‘вторых блоков сравнения, вторые входы которых соединены с первыми выходами датчиков, выходы вторых блоков сравнения подключены к вторым входам соответствующих элементов И первой группы, выходы которых соединены с соответствующими входами блока приоритета, первые выходы которого подключены к первым входам элементов И второй группы, а второй выход соединен с первым входом элемента И и через второй элемент задержки с вторым входом элемента И, выход которого через генератор импульсов подключен к вторым входам элементов И второй группы, выходы которых соединены с первыми входами элементов И третьей группы и через вторые формирователи импульсов с первыми входами третьего регистра, вторые входы которого подключены к второму входу второго регистра, к второму входу пер· вого регистра, к первому входу триг- ; гера, и к выходу второго элемента ИЛИ, выход элемента И соединен с вторым входом триггера, выход которого подключен к второму входу элемента И-НЕ, прямые выходы третьего регистра соединены с входами сумматора, а инверсные выходы подключены к третьим входам соответствующих элементов И первой группы, выходы суммато
    SUn.. 1117677
    1 £17677 ра соединены с вторыми входами первого, блока сравнения, вторые выходы датчиков подключены к вторым входам элементов И третьей группы, выходы которых соединены с соответствующими выходами устройства.
SU833613411A 1983-06-29 1983-06-29 Многоканальное устройство дл сбора информации SU1117677A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833613411A SU1117677A1 (ru) 1983-06-29 1983-06-29 Многоканальное устройство дл сбора информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833613411A SU1117677A1 (ru) 1983-06-29 1983-06-29 Многоканальное устройство дл сбора информации

Publications (1)

Publication Number Publication Date
SU1117677A1 true SU1117677A1 (ru) 1984-10-07

Family

ID=21071346

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833613411A SU1117677A1 (ru) 1983-06-29 1983-06-29 Многоканальное устройство дл сбора информации

Country Status (1)

Country Link
SU (1) SU1117677A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433949B2 (en) 2002-09-23 2008-10-07 Huawei Technologies Co., Ltd. Scheduling method for polling device data
US8032749B2 (en) 2002-04-05 2011-10-04 Abb Research Ltd Method for remotely controlling and/or regulating a system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР №625227, кл. G 08 С 15/06, 1977. 2, Авторское свидетельство СССР № 785885, кл. G 08 С 15/06, 1980 (прототип). *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8032749B2 (en) 2002-04-05 2011-10-04 Abb Research Ltd Method for remotely controlling and/or regulating a system
US7433949B2 (en) 2002-09-23 2008-10-07 Huawei Technologies Co., Ltd. Scheduling method for polling device data

Similar Documents

Publication Publication Date Title
EP0589662A2 (en) Digital signal processing system
SU1117677A1 (ru) Многоканальное устройство дл сбора информации
SU1751859A1 (ru) Многоканальный преобразователь последовательного кода в параллельный
SU881727A1 (ru) Устройство дл сбора дискретной информации
SU1723661A1 (ru) Устройство дл контрол последовательностей импульсов
SU1005019A1 (ru) Устройство дл ввода информации
SU1737464A1 (ru) Цифровой фильтр
SU1070540A1 (ru) Устройство дл сопр жени вычислительной машины с датчиками
SU1238093A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1606972A1 (ru) Устройство дл сортировки информации
SU1091150A1 (ru) Устройство дл ввода информации
SU1305700A1 (ru) Устройство дл сопр жени абонентов с цифровой вычислительной машиной
SU1208553A1 (ru) Устройство дл последовательного выделени единиц из двоичного кода
SU1633529A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1363227A2 (ru) Устройство дл сопр жени источников и приемников с магистралью
SU620968A1 (ru) Инкрементный канал
SU1580563A1 (ru) Устройство дл контрол равновесного кода
SU1418656A1 (ru) Коммутатор дл управлени шаговым двигателем
SU1381523A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1647615A1 (ru) Система дл сигнализации о работе территориально-распределенных объектов
RU2067316C1 (ru) Цифровой коррелятор
SU1198557A1 (ru) Устройство дл передачи дискретной информации
SU1524038A1 (ru) Программируемый распределитель импульсов
SU1322344A1 (ru) Устройство дл передачи и приема цифровой информации
SU1695302A1 (ru) Устройство дл распределени за вок по процессорам