SU1737464A1 - Цифровой фильтр - Google Patents

Description

информационный вход блока управлени   вл етс  одноименным входом фильтра.

Каждый вычислительный блок группы содержит регистр, блок пам ти, умножитель , двунаправленный буферный элемент и элемент И, выход которого соединен с входом задани  режима блока пам ти, адресный вход которого  вл етс  адресным входом вычислительного блока, вход задани  коэффициентов фильтрации вычислительного блока соединен с входом двунаправленного буферного элемента, выход которого соединен с информационным входом/выходом блока пам ти и первым входом умножител , второй вход которого соединен с выходом регистра, который  вл етс  выходом отсчета сигнала вычислительного блока, выход произведени  отсчета сигнала и коэффициента фильтрации которого соединен с выходом умножител , входы отсчета сигнала и синхронизации вычислительного блока соединены соответственно с информационным входом и входом записи регистра, первый управл ющий вход, вход записи, первый и второй входы задани  режима вычислительного блока соединены соответственно к первым входом элемента И входом записи блока пам ти, вторым входом элемента И, входом выбора направлени  передачи двунаправленного буферного элемента, вход включени  состо ни  высокого импеданса которого соединен с первым входом элемента И.

Блок управлени  содержит элемент И, элемент НЕ, с первого по третий дешифраторы , с первого по третий регистры, первый и второй счетчики, элемент ИЛИ, буферный элемент, первый вход элемента И  вл етс  первым управл ющим входом блока управлени , вход разрешени  задани  режима блока управлени  соединен с вторым входом элемента И и входом разрешени  второго дешифратора, информационный вход которого соединен с информационным входом первого дешифратора и  вл етс  входом задани  режима блока управлени , выход элемента И соединен с входом разрешени  первого дешифратора, выход которого соединен с входом разрешени  третьего дешифратора, выходы которого  вл ютс  группой управл ющих выходов блока управлени , выход разрешени  записи коэффициентов которого соединен с первым выходом второго дешифратора, второй, третий и четвертый выходы которого соединены с входами записи соответственно второго, третьего и первого регистров, информационные входы которых соединены с первым информационным входом блока управлени , второй информационный вход которого соединен с информационным входом буферного элемента, выход которого соединен с выходом первого регистра и информационным входом второго счетчика, выход которого  вл етс  адресным выходом блока управлени , вход синхронизации блока управлени  соединен со счетными входами первого и второго счетчиков, выход

0 переполнени  первого счетчика соединен с первым входом элемента ИЛИ, выход которого соединен с входом разрешени  счета второго счетчика, вход сброса которого соединен с входом сброса первого счетчика и

5 первым выходом третьего регистра, второй выход которого  вл етс  выходом задани  режима блока управлени , второй управл ющий вход которого соединен с входом разрешени  счета первого счетчика и вторым

0 входом элемента ИЛИ, третий выход третьего регистра соединен с входом включени  состо ни  высокого импеданса первого регистра и входом элемента НЕ, выход которого соединен с входом включени  состо ни 

5 высокого импеданса буферного элемента, выход второго регистра соединен с информационным входом третьего дешифратора. На фиг. 1 приведена схема фильтра; на фиг. 2 - схема блока управлени ; на фиг. 3 0 схема вычислительного блока; на фиг. 4 - схема фильтра.

Фильтр содержит блок 1 управлени , группу вычислительных блоков 2.1 ... 2.К(где К-длина импульсной характеристики филь5 тра) и блок 3 суммировани , причем вход синхронизации блока 3 суммировани  соединен с входом синхронизации блока 1 управлени  и вычислительных блоков 2.1 ... 2.К группы и  вл етс  входом синхронизации

0 фильтра, выход блока 3 суммировани   вл етс  выходом фильтра входы слагаемых блока 3 суммировани  соединены с выходами произведени  отсчета сигнала и коэффициента вычислительных блоков 2.1 ... 2.К

5 группы, выход отсчета сигнала каждого предыдущего вычислительного блока 2.i (i -, К - 1) - группы соединен с входом отсчета сигнала последующего вычислительного блока 2.I + 1 ( 1, К-1), причем вход отсчета

0 сигнала первого вычислительного блока 2.1  вл етс  информационным входом фильтра , адресный вход блока 1 управлени  соединен с адресными входами вычислительных блоков 2.1 ... 2.К группы, i-й (i 1, К) управ5 л ющий выход блока 1 управлени  соединён с первым управл ющим входом соответствующего 2. i-го (i 1, К) вычислительного блока группы, вход задани  режима блока 1 управлени   вл етс  соответствующим входом фильтра, вход

разрешени  задани  режима блока 1 управлени   вл етс  соответствующим входом фильтра, выход разрешени  записи коэффициентов блока 1 управлени  соединен с входами записи вычислительных блоков 2.1 ... 2.К группы, выход задани  режима блока 1 управлени  соединён с первым входом задани  режима вычислительных блоков 2.1 ... 2.К группы, второй вход задани  режима которых соединен с первым управл ющим входом блока 1 управлени ,  вл ющимс  одноименным входом фильтра, второй управл ющий вход блока 1 управлени   вл етс  одноименным входом фильтра, входы задани  коэффициентов фильтрации вычислительных блоков 2.1 ... 2.К группы соединены с первым информационным входом блока 1 управлени ,  вл ющимс  одноименным входом фильтра, второй информационный вход блока 1 управлени   вл етс  одноименным входом фильтра.

Дл  реализации процедуры цифровой фильтрации, устройство вычисл ет выражение следующего вида:

к Y(N)- %w (i)X(N-l + 1),

i 1

где Y(N)- выходные отсчеты фильтра;

X(N) - входные отсчеты фильтра;

ftj(i) коэффициенты импульсной характеристики фильтра;

К - количество коэффициентов импульсной характеристики фильтра.

При этом имеетс  возможность смены коэффициентов импульсной характеристики фильтра либо по внешнему разрешающему сигналу, либо через каждые К тактов работы фильтра, либо через каждый такт работы фильтра.

Фильтр работает следующим образом.

Перед рассмотрением условимс , что вход задани  режима фильтра подключаетс  к шине адреса ЭВМ, первый информационный вход к шине данных ЭВМ, на первый управл ющий вход фильтра подаетс  сигнал чтени  ЭВМ, а на вход разрешени  задани  режима - сигнал записи ЭВМ. Состо нию чтени  ЭВМ соответствует сигнал чтени  низкого уровн , сигнал записи высокого уровн , а состо нию записи ЭВМ сигнал записи низкого уровн , сигнал чтени  высокого уровн . Фильтр имеет два основных режима работы: занесени  коэффициентов импульсной характеристики и занесени  коэффициентов импульсной характеристики и режим фильтрации.

Рассмотрим работу фильтра в режиме занесени  коэффициентов импульсной характеристики . Дл  установки режима занесени  коэффициентов импульсной характеристики ЭВМ по адресу, соответствующему установке состо ни  фильтра, записывает в

блок управлени  двоичный код 010. На входе задани  режима фильтра ЭВМ выставл ет значение адреса, соответствующего установке состо ни  фильтра.на первом информационном входе фильтра двоичный

код 010 и одновременно с данными на вход разрешени  задани  режима, ЭВМ выдает сигнал записи низкого уровн , по которому и производитс  запись двоичного кода 010 в блоке управлени . После этой процедуры

сигнал на выходе задани  режима блока управлени  переводитс  в состо ние высокого уровн  и, поступа  на первый вход задани  режима вычислительных блоков 2.1. 2.2 ... 2.4, разрешают им запись (или

чтение) данных с шины данных ЭВМ.

Затем по адресу, соответствующему установке номера М импульсной характеристике фильтра, ЭВМ записывает в блок управлени  код номера М импульсной характеристики , который после записи по вл етс  на адресном выходе блока 1 управлени  и на адресных входах вычислительных блоков 2.1, 2.2 ... 2К. После этого по адресу, соответствующему установке i-ro

(1 1 ... К) номера отсчета импульсной характеристики фильтра производитс  запись от ЭВМ кода номера i (i 1, К) в блок 1 управлени . Затем по адресу, соответствующему записи коэффициента импульсной характеристики , ЭВМ выставл ет на первый информационный вход значение коэффициента w(i) 0 1. Ю- которое поступает на входы задани  коэффициентов вычислительных блоков 2.1, 2.2 ...2К Одновременно

на i-м (i 1, К ) управл ющем выходе и выходе разрешени  записи коэффициентов блока 1 управлени  по вл ютс  сигналы в состо нии низкого уровн . Сигнал с выхода разрешени  записи коэффициентов блока 1

управлени  переводит вычислительные блоки 2.1, 2.2 ... 2JC в состо ние записи данных с первого информационного входа фильтра, а сигнал с i-ro(i 1, К) управл ющего выхода разрешает запись данных с входа задани 

коэффициентов только 2.1-му вычисли- тельному блоку, т.е. производитс  запись оХО (I Т, К) коэффициента импульсной характеристики фильтра в 2.1-й (i 1, К) вычислительный блок. Дл  контрол  ЭВМ может

прочитать значение ft)(i)-ro коэффициента по тому же адресу, что и при его записи. При этом сигналом чтени  от ЭВМ в состо нии низкого уровн , поступающим на первый управл ющий вход блока 1 управлени  и

вторые входы задани  режима вычислительных блоков 2.1 ... 2К, вычислительные блоки 2.1, 2.2 ... ЯК перевод тс  в состо ние выдачи &ХО коэффициента М-й импульсной характеристики на вход задани  коэффициентов, но разрешаетс  выдача ft$)-ro (i 1. К) коэффициента только тому 2.1-му (1 1, К) вычислительному блоку, на первый управл ющий вход которого поступает сигнал в состо нии низкого уровн  с i-ro (i 1, К) управл ющего выхода блока 1 управлени . Аналогичным образом дл  импульсной характеристики записываютс  (читаютс ) все К коэффициентов. Затем в блок 1 управлени  заноситс  следующий номер М + 1 импульсной характеристики и производитс  запись (чтение) ft#)-x (i 1, К) коэффициентов М + 1 импульсной характеристики и т.д. Завершаетс  этот режим операцией записи некоторого номера М по адресу, соответствующему установке номера М импульсной характеристике.

В режим фильтрации устройство переводитс  записью от ЭВМ в блок 1 управлени  по адресу, соответствующему установке состо ни  фильтра двоичного кода состо ни  000 или 001., или 100. Двоичному коду

000соответствует режим фильтрации с неизмен ющейс  импульсной характеристикой с номером М и длиной К, двоичному коду

001режим фильтрации с измен ющейс , начина  с номера М, импульсной характеристикой длиной К через каждые К тактов, либо по внешнему разрешающему сигналу, двоичному коду 100 - режим фильтрации с измен ющимис  каждый такт коэффициентами импульсной характеристики фильтра.

Рассмотрим работу фильтра в режиме фильтрации с М-й импульсной характеристикой длиной К. После записи двоичного кода состо ни  в блок 1 управлени  на i-x (h - 1, К) управл ющих выходах и выходе разрешени  записи коэффициентов формируютс  сигналы в состо нии высокого уровн , на выходе задани  режима сигнал низкого уровн . На адресном выходе блока 1 управлени  формируетс  код номера М импульсной характеристики, поступающий на адресные входы вычислительных блоков 2.1, 2.2 ... 2.К. На информационный вход фильтра подаетс  входна  последовательность Х(М). Тогда в произвольном N-м такте на выходе произведени  отсчета сигнала и коэффициента вычислительного блока 2.1 имеем произведение X(N)-O) (1), на выходе отсчета сигнала отсчет сигнала X(N), на выходе произведени  отсчета сигнала 4 коэффициента вычислительного блока 2.2 произведение X(N - 1) (о (2), на выходе

отсчета сигнала отсчет сигнала X(N-1) и т.д., т.е. на выходе произведени  отсчета сигнала и коэффициента вычислительного блока 2,К произведение X(N - К + )ш (К),на выходе отсчета сигнала отсчет сигнала X (N - К + 1). Первые К-1 тактов работы фильтра будут холостые. На К-м такте, после суммировани  в блоке 3 суммировани  произведений с выходов произведени  отсчета сигнала и коэффициента вычислительных блоков 2.1, 2.2 ... 2.К, на выходе блока 3 суммировани  будем иметь результат фильтрации в соответствии с указанным выражением.

Рассмотрим работу фильтра в режиме фильтрации с измен ющейс  импульсной характеристикой длиной К, начина  с номера М. После записи двоичного кода состо ни  001 в блоке 1 управлени  на 1-х управл ющих выходах, выходе разрешени  записи коэффициентов и выходе задани  режима блока управлени  формируютс  такие же сигналы, как и в предыдущем случае. Состо ние адресного выхода блока 1 управлени  в этом режиме будет зависеть от состо ни  сигнала на втором управл ющем входе блока управлени . Если этот сигнал будет посто нно в состо нии низкого уровн , то на адресном выходе блока 1 управлени  через каждые К тактов значение кода номера М импульсной характеристики будет измен тьс  на единицу, т.е. через каждые 2 тактов работы будем иметь смену коэффициентов импульсной характеристики по заранее заданному закону.

При подаче на второй управл ющий вход блока 1 управлени  импульсов низкого уровн  длиной К тактов, значение кода номера М импульсной характеристики будет измен тьс  на единицу по каждому импульсу , т.е. по каждому внешнему импульсу на втором управл ющем входе блока 1 управлени  будем иметь смену коэффициентов импульсной характеристики. Работа вычислительных блоков 2.1, 2.2 ... 2.К и блока 3 суммировани  в режиме фильтрации без изменени  коэффициентов.

Рассмотрим работу фильтра в режиме фильтрации с измен ющимис  каждый такт коэффициентами импульсной характеристики . После записи двоичного кода 100 в блок 1 управлени  на i-x управл ющих выхо- дах; выходе разрешени  записи коэффициентов и выходе задани  режима блока управлени  формируютс  такие же сигналы, как и в предыдущем случае. Состо ние адресного блока управлени  в этом режиме будет повтор ть состо ние сигнала на втором информационном входе блока управлени . Сигнал на втором информационном

входе блока управлени  будет тактироватьс  в блоке управлени  и подаватьс  на его адресный выход. Таким образом, име  на втором информационном входе блока управлени  измен ющийс  каждый такт код, на адресном выходе блока управлени  получаем измен ющийс  каждый такт номер М импульсной характеристики, определ емой этим кодом, т.е. получаем в результате смену коэффициентов импульсной характеристики в каждом такте. Работа вычислительных блоков 2.1,2.2... 2К и блока 3 суммировани  в этом режиме аналогична режиму фильтрации без изменени  коэффициентов .

Блок управлени  содержит элемент И 4, первый 5 и второй 6 дешифраторы, первый регистр 7, элемент НЕ 8, буферный элемент

9,элемент ИЛИ 10, счетчики 11 и 12, третий регистр 13, дешифратор 14 и второй регистр 15.

Первый вход элемента И 4  вл етс  первым управл ющим входом блока управлени , вход разрешени  задани  режима блока управлени  соединен с вторым входом элемента И 4 и входом разрешени  второго дешифратора 6,информационный вход которого соединен с информационным входом первого дешифратора 5 и  вл етс  входом задани  режима блока управлени , выход элемента И 4 соединен с входом разрешени  первого дешифратора 5, выход которого соединен с входом разрешени  третьего дешифратора 14, выходы которого  вл ютс  группой управл ющих выходов 1 ... К блока управлени , выход разрешени  записи коэффициентов которого соединен с первым выходом второго дешифратора б, второй, третий и четвертый выходы которого соединены с входами записи соответственно второго 15, третьего 13 и первого 7 регистров, информационные входы которых соединены с первым информационным входом блока управлени , второй информационный вход которого соединен с информационным входом буферного элемента 9, выход которого соединен с выходом первого регистра 7 и информационным входом второго счетчика 12, выход которого  вл етс  адресным выходом блока управлени , вход синхронизации блока управлени  соединен со счетными входами первого 11 и второго 12 счетчиков, выход переполнени  первого счетчика 11 соединен с первым входом элемента ИЛИ

10,выход которого соединен с входом разрешени  счета второго счетчика 12, вход сброса которого соединен с входом сброса первого счетчика 11 и первым выходом

третьего регистра 13, второй в.ыход которого  вл етс  выходом задани  режима блока управлени , второй управл ющий вход которого соединен с

входом разрешени  счета первого счетчика 11 и вторым входом элемента ИЛИ 10, третий выход третьего регистра 13 соединен с входом включени  состо ни  высокого импеданса первого регистра 7

0 и входом элемента НЕ 8, выход которого соединен с входом включени  состо ни  высокого импеданса буферного элемента 9, выход второго регистра 15 соединен с информационным входом третьего де5 шифратора 14.

Блок 1 управлени  работает следующим образом.

Условимс , что разрешение работы дешифраторов 5, 6, и 14 производитс  подачей

0 сигнала низкого уровн  на вход разрешени , сброс и разрешение счета счетчиков 11 и 12 производитс  подачей сигнала низкого уровн  на соответствующие входы. В режиме сброса счетчика 11, 12 осуществл ют

5 трансл цию данных с входа на выход, тактируемую импульсами на счетном входе. Сигнал переноса счетчика 11 имеет состо ние низкого уровн . Условимс  также, что установка состо ни  высокого импеданса

0 регистра 7 и буферного элемента 9 соответствует сигналу в состо нии высокого уровн  на входе установки состо ни  высокого импеданса этих элементов.

Рассмотрим работу блока 1 управлени 

5 в режиме занесени  коэффициентов фильтрации .

При установке этого режима значение адреса, соответствующего установке состо ни  фильтра, дешифруетс  дешифра0 торами 5 и 6. При поступлении от ЭВМ на вход разрешени  задани  режима блока управлени  сигнала записи в состо нии низкого уровн  разрешаетс  работа дешифратору 6, на третьем выходе которого

5 формируетс  сигнал записи, которым производитс  запись двоичного кода 010 с первого информационного входа в регистр 13. В результате этой процедуры сигналом низкого уровн  с первого выхода регистра

0 13 счетчики 11 и 12 перевод тс  в режим сброса, сигнал высокого уровн  с второго выхода регистра 13 устанавливает состо ние высокого уровн  выхода задани  режима , блока 1 управлени , сигналом

5 низкого уровн  с третьего выхода регистра 13 устанавливаетс  состо ние высокого импеданса буферного элемента 9 и включаетс  регистр 7.

При записи номера М импульсной характеристики в блок управлени  подобно

тому, как и в предыдущем случае, на четвертом выходе дешифратора б формируетс  сигнал записи, по которому производитс  запись кода номера М импульсной характеристики фильтра в регистр 7. Так как счетчик 12 находитс  в режиме сброса, то данные с выхода регистра 7 транслируютс  на адресный выход блока управлени .

При записи номера i коэффициента импульсной характеристики фильтра сигналом с второго дешифратора 6 производитс  запись этого номера i в регистр 15.

При записи значени  ftj(i)(i 1, К) коэффициента на первом выходе дешифратора 5 формируетс  сигнал разрешени  дл  де; шифратора 14 и на одном из его f-x (1 1, К) выходов, определ емом состо нием регистра 15, по вл етс  сигнал низкого уровн , поступающий на i-й управл ющий выход блока управлени . Одновременно с ним на выходе разрешени  записи коэффициентов блока управлени  поступает сигнал низкого уровн  с первого выхода дешифратора 6. При чтении (а() коэффициента сигналом чтени  на первом управл ющем входе блока управлени  разрешени  будет даватьс  только дешифратору 5 и сигнал низкого уровн  будет только на i-м (i И, к) выходе дешифратора 14 и соответственно i-м (i 1, К) управл ющем выходе блока управлени .

В режиме фильтрации в регистр 13 блока управлени  заноситс  двоичный код 000 или 001j или 100. В первом случае на выход разрешени  записи коэффициентов блока управлени  с второго выхода регистра 13 поступает сигнал низкого уровн , а на адресный выход транслируемый через счетчик 12 код с регистра 7, так как на входе сброса счетчика 12 присутствует сигнал низкого уровн  с первого выхода регистра 13, а регистр 7 включен сигналом низкого уровн  с третьего выхода регистра 13. Во втором случае сигнал на выходе разрешени  записи коэффициентов блока управлени  также находитс  в состо нии низкого уровн , сигнал высокого уровн  на входе сброса счетчиков 11,12 переводит их в режим счета и сигнал на адресном выходе блока управлени  будет определ тьс  состо нием сигнала на втором управл ющем входе блока 1 управлени . Сигнал низкого уровн  на этом входе разрешает работу счетчику 11. Через К тактов на выходе переноса счетчика 11 формируетс  сигнал низкого уровн , который через элемент ИЛИ 10 поступает на вход разрешени  счета счетчика 12, что вызывает изменение

на единицу его выходного кода, начина  с номера М, предварительно занесенного в регистр 7. При подаче на второй управл ющий вход импульсов низкого уровн  длиной

К тактов будем иметь изменение выходного кода счетчика 12 по каждому входному импульсу. В третьем случае сигналом высокого уровн  с третьего выхода регистра 13 устанавливаетс 

0 состо ние высокого импеданса регистра 7 и включаетс  буферный элемент 9, в результате чего данные с второго информационного входа блока управлени  поступают на вход счетчика 12.

5 Сигнал низкого уровн  с первого выхода регистра 13 переводит счетчик 12 в режим сброса и данные с четвертого управл ющего входа блока управлени  тактируютс  и транслируютс  на его ад0 ресный выход, сигнал на выходе задани  режима блока управлени , как и в предыдущем случае, находитс  в состо нии низкого уровн .

В качестве элемента И 4 можно исполь5 зовать микросхему К155ЛИ1. При этом первому входу соответствует первый вывод , второму входу второй вывод, выходу - третий вывод. В качестве дешифраторов 5, б и 14 можно использовать микросхемы

0 К155ИДЗ. При этом входу разрешени  соответствует вывод 18, входам-выводы 20, 21,22 и 23, выходам-выводы 1-11, 13-17. В качестве регистров 7, 15 и регистра 13 состо ни  могут использоватьс  регистры

5 К55ИР23. Информационным входам регистра соответствуют выводы 3, 4, 7, 8, 13, 14, 17 и 18, информационным выхо- дам-выводы 2, 5, 6, 8, 12, 15, 16 и 19, входу записи вывод 11, входу установки треть0 его состо ни  первый вывод. В качестве счетчиков 11 и 12 могут использоватьс  микросхемы К531ИЕ17. Счетному входу соответствует вывод 2, входу разрешени  счета вывод, входу установки вывод

5 9, входам выводы 3-6, выходам выводы 11 - 14. В качестве элемента НЕ 8 может использоватьс  микросхема К155АН1. При этом ее входу соответствует вывод 1, выходу вывод 2. Первому входу соответ0 ствует первый вывод, второму входу второй вывод, выходу третий вывод. В качестве буферного элемента 9 может быть использована микросхема КР580ВА86. Информационным входам со5 ответствуют выводы 1-8, информационным выходам выводы 19, 18, 17, 16, 15, 14, 13, 12 и 11, входу установки третьего состо ни  вывод 9.

Каждый вычислительный блок 2 группы 2.1 ... 2.К содержит элемент И 16, регистр 17,

блок 18 пам ти, двунаправленный буферный элемент 19 и умножитель 20, выход которого соединен с входом задани  режима блока 18 пам ти, адресный вход которого  вл етс  адресным входом вычислительного блока, вход задани  коэффициентов фильтрации вычислительного блока соединен с входом двунаправленного буферного элемента 19, выход которого соединен с информационным входом/выходом блока 18 пам ти и первым входом умножител  20, второй вход которого соединен с выходом регистра 17, который  вл етс  выходом отсчета сигнала вычислительного блока, выход произведени  отсчета сигнала и коэффициента фильтрации которого соединен с выходом умножител  20, входы отсчета сигнала и синхронизации вычислительного блока соединены соответственно с информационным входом и входом записи регистра 17, первый управл ющий вход, вход записи, первый и второй входы задани  режима вычислительного блока соединены соответственно с первым входом элемента И 1 выходом записи блока пам ти 18, вторым входом элемента И 16, входом выбора направлени  передачи двунаправленного буферного элемента 19, вход включени  состо ни  высокого импеданса которого соединен с первым входом элемента И 16.

Вычислительный блок 2.i (i 1, К) работает следующим образом.

Условимс , что состо ние низкого уровн  на входе задани  режима блока 18 пам ти соответствует выборке блока 18 пам ти, состо ние низкого уровн  на выходе записи блока 18 пам ти соответствует режиму записи блока 18 пам ти, состо ние высокого уровн  на выходе записи блока 18 пам ти режиму чтени  блока 18 пам ти. Условимс  также, что состо ние высокого уровн  на входе выбора направлени  передачи двунаправленного буферного элемента 19 соответствует передаче информации с его информационного входа на информационный выход, а состо ние низкого уровн , наоборот , с информационного выхода на информационный вход. Состо ние низкого уровн  на входе установки состо ни  высокого импеданса двунаправленного буферного элемента 19 соответствует его включению, т.е. трансл ции информации в соответствии с сигналом на входе выбора направлени  передачи.

Рассмотрим работу 2.i-ro вычислительного блока в режиме занесени  коэффициентов . На первый вход задани  режима вычислительного блока в этом режиме поступает сигнал в состо нии высокого уровн .

При записи й#)-го (i 1, К) коэффициента в 2.I вычислительный блок на его втором входе задани  режима присутствует сигнал в состо нии высокого уровн . В момент запи- си на вход задани  коэффициентов фильтра- ции вычислительного блока поступает значение й#)-го коэффициента, на первый управл ющий вход поступает сигнал низкого

уровн , который включает блок 18 пам ти в

режим выборки, а также включает двунаправленный буферный элемент 19 в режим трансл ции значени  ftj(i)-ro коэффициента с входа задани  коэффициентов вычислительного блока на вход/выход блока 18

пам ти, а сигналом низкого уровн  на входе записи производитс  запись значени  oi(i)-ro коэффициента в блок 18 пам ти по адресу, определ емому кодом на адресном входе. При чтении №(i)-ro коэффициента из 2.1-го вычислительного блока на его входе записи присутствует сигнал высокого уровн , который переводит блок 18 пам ти в режим чтени  В момент чтени  на первом управл ющем входе и втором входе задани  режима вычислительного блока по вл етс  сигнал низкого уровн , разрешающий выборку блока 18 пам ти и включение двунаправленного буферного элемента 19 в режим трансл ции данных с

входа/выхода блока 18 пам ти на вход задани  коэффициентов вычислительного блока. Чтение данных из блока 18 пам ти осуществл етс  по адресу, определ емому кодом на адресном входе вычислительного

блока.

В режиме фильтрации на первый вход задани  режима вычислительного блока поступает сигнал низкого уровн , перевод щий блок 18 пам ти в режим выборки. На

первом управл ющем входе, первом и втором входах задани  режима сигнал находитс  в состо нии высокого уровн , т.е. двунаправленный буферный элемент отключен , блок 18 пам ти находитс  в режиме чтени  ct#)-ro коэффициента по адресу на адресном входе вычислительного блока. Отсчеты сигнала, поступающие на вход отсчетов вычислительного блока, запоминаютс  по фронту тактового импульса в

регистре 17.

Умножитель 20 выполн ет операцию произведени  отсчетов сигнала с выхода регистра 17 и д( коэффициента, читаемого из блока 18 пам ти по адресу, присутствующему в этом такте на адресном входе вычислительного блока. Таким образом, на вход отсчета сигнала вычислительного блока каждый такт поступают задержанные на такт отсчеты сигнала X (N-i+1), а на выход

произведени  отсчетов сигнала и коэффициента каждый такт поступает значение произведени  (О()-го коэффициента и отсчета сигнала X (N-i + 1) с выхода регистра 17. В качестве регистра 17 может быть использована микросхема К555ИР23.

В качестве блока 18 пам ти может быть использована микросхема К132РУ8. Адресным входам соответствуют выводы 5, 6, 7, 4, 3, 2, 1, 17, 16, 15, входу-выходу данных выводы 11-14, входу выборки вывод 8, а входу записи вывод 10. В качестве двунаправленного буферного элемента может быть использована микросхема КР580ВА86. Входу направлени  передачи данных соответствует вывод 11. В качестве умножител  может быть использована микросхема К1802ВРЗ. Первому входу умножител  соответствуют выводы 22-29, второму входу - выводы 36- 42 и 1, выходу- выводы 5-10, 12-21.

Внедрение данного устройства в системах обработки сигналов позволит повысить эффективность фильтрации за счет адаптивной смены коэффициентов импульсной характеристики в реальном масштабе времени.

Claims (3)

1. Цифровой фильтр, содержащий группу вычислительных блоков и блок управлени , отличающийс  тем, что, с целью расширени  функциональных возможностей за счет фильтрации с измен ющимис  в реальном масштабе времени коэффициентами импульсной характеристики фильтра, в него введен блок суммировани , вход синхронизации которого соединен с входами синхронизации блока управлени  и вычислительных блоков группы и  вл етс  входом синхронизации фильтра, выход блока суммировани   вл етс  выходом фильтра, входы слагаемых блока суммировани  соединены с выходами произведени  отсчета сигнала и коэффициента вычислительных блоков группы, выход отсчета сигнала каждого предыдущего вычислительного блока группы соединен с входом отсчета сигнала последующего вычислительного блока, причем вход отсчета сигнала первого вычислительного блока  вл етс  информационным входом фильтра, адресный выход блока управлени  соединен с адресными входами вычислительных блоков группы, каждый из управл ющих выходов группы блока управлени  соединен с первым управл ющим входом соответствующего вычислительного блока группы, вход задани  режима блока управлени   вл етс  соответствующим входом фильтра, вход разрешени  задани  режима блока управлени   вл етс  соответствующим входом фильтра, выход

разрешени  записи коэффициентов блока управлени  соединен с входами записи вычислительных блоков группы, выход задани  режима блока управлени  соединен с

первым входом задани  режима вычислительных блоков группы, второй вход задани  режима которых соединен с первым управл ющим входом блока управлени ,  вл ющимс  одноименным входом фильтра,

0 второй управл ющий вход блока управлени   вл етс  одноименным входом фильтра , входы задани  коэффициентов фильтрации вычислительных блоков группы соединены с первым информационным вхо5 дом блока управлени ,  вл ющимс  одноименным входом фильтра, второй информационный вход блока управлени   вл етс  одноименным входом фильтра.

2.Фильтр по п. 1,отличающийс  0 тем, что каждый вычислительный блок группы содержит регистр, блок пам ти, умножитель , двунаправленный буферный элемент и элемент И , выход которого соединен с входом задани  режима блока пам ти, ад5 ресный вход которого  вл етс  адресным входом вычислительного блока, вход задани  коэффициентов фильтрации вычислительного блока соединен с входом двунаправленного буферного элемента, вы0 ход которого соединен с информационным входом-выходом блока пам ти и первым входом умножител , второй вход которого соединен с выходом регистра, который  вл етс  выходом отсчета сигнала вычисли5 тельного блока, выход произведени  отсчета сигнала и коэффициента фильтрации которого соединен с выходом умножител , входы отсчета сигнала и синхронизации вычислительного блока сое0 динены соответственно с информационным входом и входом записи регистра, первый управл ющий вход, вход записи, первый и второй входы задани  режима вычислительного блока соединены соответственно с

5 первым входом элемента И, входом записи блока пам ти , вторым входом элемента И, входом выбора направлени  передачи двунаправленного буферного элемента, вход включени  состо ни  высокого импеданса

0 которого соединен с первым входом элемента И.

3.Фильтр по п. 1,отличающийс  тем, что блок управлени  содержит элемент И, элемент НЕ, с первого по третий дешиф5 раторы, с первого по третий регистры, первый и второй счетчики, элемент ИЛИ, буферный элемент, первый вход элемента И  вл етс  первым управл ющим входом блока управлени , вход разрешени  задани  режима блока управлени  соединен с вторым входом элемента И и входом разрешени  второго дешифратора, информационный вход которого соединен с информационным входом первого дешифратора и  вл етс  входом задани  режима блока управлени , выход элемента И соединен с входом разрешени  первого дешифратора , выход которого соединен с входом разрешени  третьего дешифратора, выходы которого  вл ютс  группой управл ющих выходов блока управлени , выход разрешени  записи коэффициентов которого соеди- нен с первым выходом второго дешифратора, второй, третий и четвертый выходы которого соединены с входами записи соответственно второго, третьего и первого регистров, информационные входы которых соединены с первым информационным входом блока управлени , второй информационный вход которого соединен с информационным входом буферного элемента , выход которого соединен с выходом первого регистра и информационным входом второго счетчика, выход которого  вл етс  адресным выходом блока управлени , вход синхронизации блока управлени  соединен со счетными входами первого и второго счетчиков, выход переполнени  первого счетчика соединен с первым входом элемента ИЛИ, выход которого соединен с входом разрешени  счета второго счетчика, вход сброса которого соединен с входом сброса первого счетчика и первым выходом третьего регистра, второй выход которого  вл етс  выходом задани  режима блока управлени , второй управл ющий вход которого соединен с входом разрешени  счета первого счетчика и вторым входом элемента ИЛИ, третий выход третьего регистра соединен с входом включени  состо ни  высокого импеданса первого регистра и входом элемента НЕ, выход которого соединен с входом включени  состо ни  высокого импеданса буферного элемента, выход второго регистра соединен с информационным входом третьего дешифратора.

Фиг. 2

г з

Ш

20

,-is

19

®иг.З

2D+2n.k/2r

.k/2n

Т