SU1238093A1 - Устройство дл сопр жени источника и приемника информации - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в системах обмена данными 3 качестве устройства сопр жени  различных по скоростным характеристикам источников и приемников информации . Целью изо.брет.ени   вл етс  повышение быстродействи  устройства. Приведена структурна  схема устройства и дана временна  диаграмма. Устройство содержит три формировател  импульсов, два элемента задержки, выходной регистр, коммутатор, блок памАти, счетчик, дептифратор, два элемента И, регистр адреса, элемент РШИ-НЕ, элемент НЕ, два элемента И-ИЛИ-НЁ, два элемента И-ИЛИ и соответствующие св зи. Введение этих элементов позвол ет обеспечить более высокое быстродействие устройства по сравнению с известным благодар  исключению затрат времени, необходимого на повторную запись информации, путем устранени  возможности совпадени  во времени импульсов синхронизации записи информации в блок оперативной пам ти ив выходной регистр. 2 ил. § (Л S«r 00 эо 9 :о 00

Description

Изобретение, относитс  к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства сопр жени  различных по скоростным характеристикам источников и приемников информации.

При организации обмена между источником и приемником информации, работающими на произвольных частотах, возникает проблема исключени  возмож- ности искажени - информации при одновременном воздействии на устройство сопр жени  режимов записи и счить - вани . .

Цель изобретени  - повьппение бы- стродействи  устройства.

На фиг. 1 изображена функциональна  схема предлагаемого устройства} на фиг, 2 - временна  диаграмма фор- синхроимпульсов дл  записи информации в блок цам ти и в выходно регистр..

Устройство содержит (фиг.1) формирователи 1 и 2 импульсов, элемент ИЛИ-НЕ 3, второй элемент И-ИЛИ-НЕ 4, первый элемент И-ИЛИ-НЕ 5, элемент НЕ 6, элементы 7 и 8 заде.ржки, эле- менты И-ИЛИ 9 и 10, счетчик 11, блок- 12 пам ти, дешифратор 13, регистр 14 адреса, коммутатор 15, формирователь 16 импульсов, элементы И 17 и 18, выходной регистр 19.

На фиг. 1 прин ты также следующие обозначени  : выход 20 идентификации записи источника инфо рмации5 инфбр- мационный выход 21 источника информации; тактовьй вьтход 22 считьшани  приемника информации,; адресный выход 23 приемника информации; адресный выход 24 источника информации, информа- ционный вход 25 приемника информации.

Устройство работает следующим образом .

При включении питани  устанавлива- roTCJFi в исходное состо ние блок 12 .пам ти, построенный на основе регистров , и счетчик 11. Информаци  источника , принимаема  в виде параллельного кода на его информационном выходе 21 записываетс  в  чейку блока 12 пам ти, определ емую кодом адреса записи, вьщаваемую на адресном выходе 24 источника информации. Запись информации происходит по импульсу, поступающему на вход синхронизации записи блока 12 с выхода элемента И-ИЛИ 10, который вырабатываетс  на входе формировател  2 импульсов по

переднему фронту входного синхроимпульса записи, поступающего на вход устройства. В зависимости от состо ни  триггера, собранного на элементах И-ИЛИ-НЕ 4 и 5, синхроимпульс пропускаетс  или непосредственно с выхода формировател  2 импульсов, или через элемент 8 задержки.

Считывание информации из устройства сопр жени  приемником осуществл етс  последовательным кодом. В качестве примера рассматривают алгоритм считывани  шестнадцатираз- р дной информации при восьмиразр дном адресном коде считывани  (фиг.2).

Приемник информации вьщает на своем выходе двадцать две пачки из двадцатичетьфех синхроимпульсов. . Последовательный восьмиразр дньй адр.есньй код считывани  с выхода 23 записываетс  в регистр 14 адреса по синхроимпульсам, поступающим на вход сдвига регистра 14 адреса через элемент И 18, который открываетс  сигналом с выхода дешифратора 13 только на врем  прохождени  первых восьми синхроимпульсов. С выхода регистра 14 адреса прин тый код ад.-. реса считывани  поступает на адресный вход коммутатора 15,крторьй подключает к информационному входу вы ходного регистра 19 информацию с выхода соответствующей  чейки блока 12 .пам ти. Сигнал с выхода дешифратора 13, поступающий на входы формирователей 1 и 16 импульсов, представл ет собой дешифрацию Состо ни  счетчика 11 на восьмом такте. По переднему фронту этого сигнала на выходе- формировател  16 импульсов вырабатываетс  сигнал разрешени  парал- записи,, поступающ ш на вход V режима выходного регистра 19, а на выходе формировател  1 импульсов вырабатываетс  импульс синхронизации параллельной записи. В зависимости от состо ни  триггера, собранного на элементах И-ИЛИ-НЕ 4 и 5, элемент И-ИЛИ 9 пропускает этот.импульс на вход С2 синхронизации параллельной записи выходного регистра 19 или непосредственно с выхода формировател  1 импульсов, или через элемент 7 задержки. После осуществлени  параллельной записи информации в выходной регистр 19 на информационном выходе устройства выставл етс  информаци  шестнадцатого разр да.

Последовательна  выдача информации из выходного регистра 19 осуществл етс  по заднему фронту импульсов считывани , которые поступают на вход С1 синхронизации вьосодного ре- гистра 19 через элемент И 17. На входе V выбора режима выходного регистра 19 в это врем  присутствует потенциал , соответствующий режиму сдвига . После окончани  24-синхроимпуль- са считывани  счетчик 11 устанавливаетс  в исходное состо ние.

Если сигнал записи приходит во врм  действи  сигнала считывани  или наоборот, триггер остаетс  в том же состо нии, какое он прин л в момент поступлени  более раннего сигнала. В этом случае импульс, вырабатьшае- мый формирователем 1 или 2 импульсов сигнал на вход которого поступил раны ше, пропускаетс  нeпocpe; cтвeннo с выхода данного формировател  импульса , а импульс с выхода другого формировател  импульсов пропускаетс  через соответствующий элемент задерж ки. Вследствие этого исключаетс  возможность искажени  информации при перезаписи ее из блока 12 пам ти в выходной регистр 19..

Claims (1)

1. Формула изобретени 

   Устройство дл  сопр жени  источника и приемника информации, содержащее первьй формирователь импульсов, элемент задержки, выходной регистр, коммутатор и блок пам ти, информационный и адресный входы, которого соединены соответственно с информационным и адресным выходами источника информации, группа информационных выходов блока пам ти подключена к группе информационных входов коммутатора , выход которого соединен с информационным входом выхо дного регистра , выход которого соединен с информационным входом приемника информации , вьпсод первого формирова- тел  импульсов соединен с входом первого элемента задержки, отличающеес  тем,что, с целью по- вышени  быстродействи ,в устройство введены счетчик, дешифратор, два элемента И, второй элемент задерж .ки, регистр адреса, элемент ИЛИ-НЕ, элемент НЕ, два элемента И-ИЛИ-НЕ,

   два элемента И-ИЛИ и два формировател  импульсов, причем выход второ

   5 ю

   f5 20 :5

   5

   0

   5

   го формировател  импульсов соединен с входом второго элемента задержки, выход третьего формировател  импульсов соединен с регулирующим входом выходного регистра, первый и второй входы синхронизации которого соединены соответственно с вьтходами первого элемента И и первого элемента И-ИЛИ, первьй вход первого элемента И-ИЛИ соединен с выходом первого формировател  импульсов, второй вход первого элемента И-ИЛИ соединен с выходом первого элемента И-Ш1И-НЕ, с первым и вторым входами второго элемента И-ЙЛИ-НЕ и с первым входом второго элемента И-ИЛИ, выход которого соединен с входом управлени  записью блока пам ти, выходы второго элемента задержки и второго формировател  импульсов соединены соответственно. с вторым и третьим входами второго элемента И-ИЛИ, четвертый вход которого соединен с выходом второго элемента И-ИЛИ-НЕ, с первым и вторым входами первого элемента И-КПИ-НЕ и с третьим входом первого элемента iИ-ИЛИ, четвертый вход ко.торого соединен с выходом первого элемента задержки, тактовьй выход приемника информации подключен к тактовому входу счетчика и к первым входам первого и второго элементов И,выход счетчика подключен к входу дешифратора , первый, второй и третий выходы которого соединены соответственно с входом третьего формировател  .импульсов, вторым входом первого элемента И, вторым входом второго элемента И, выход которого соединен с управл ющим входом регистра адреса , информационный вход которого подключен к адресному выходу приемника информации, выход регистра адреса подключен к адресному входу коммута- тора, первьй выход дешифратора подсоединен к входу первого формировател  импульсов и к первому входу элемента ИЛИ-НЕ, выход которого через элемент

   НЕ соединен с третьими входами первого и второго элементов И-ШТИ-НЕ, четвертый вход второго элемента И ИПИ-НЕ соединен с первым входом элемента ИЛИ-НЕ, второй вход которого подключен к четвертому входу первого элемента И-ИЛИ-НЕ к входу второго формировател  импульсов и к выходу идентификации записи источника информации.

   Редактор С. Лисина

   Составитель Г. Стериин Техред Л.Сердгокова

   Заказ 3293/50Тираж 671

   ВНЙИПИ Государственного комитета СССР

   по делам изобретений и открытий . 113035,:Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , А

   Корректор Л. Пилипеп чо,

   Подписное