SU809182A1 - Устройство управлени пам тью - Google Patents

Description

(54) УСТРОЙСТВО УПРАВЛЕНИЯ ПАМЯТЬЮ

1

Изобретение относитс  к запоминающим устройствам, а именно к управл ющим устройствам пам ти и может быть использовано в системах обработки данных.

Известно устройство программного управлени , содержащее блок пам ти, блок ввода данных, блок записи и считывани  программы , в КОТОРОМ программа записываетс  в пам ть в шаговой последовательности, а затем считываетс  по мере необходимости Ij

Недостатком такого устройства  вл етс  отсутствие возможности записи данных в пам ть при работе устройства в режиме непрерывного считывани  путем прерывани  считываемой программы.

Наиболее близким по техническому решению к предлагаемому изобретению  вл етс  устройство управлени  пам тью, которое обеспечивает непрерывное последовательное считывание информационных слов из пам ти , -а также селективный ввод информационного слова в  чейку пам ти по заданному адресу. Устройство содержит блок ввода данных, блок пам ти с произвольной выборкой, распределитель управл ющих сигналов , генератор последовательно сканирующего бинарного сигнала, блок адреса, блок дл  сравнени  адреса 2.

Недостатком известного устройства управлени  пам тью  вл етс  то, что устройство в режиме непрерывного считывани  информационных слов из пам ти не позвол ет осуществл ть запись информации в пам ть по заданному адресу путем прерывани  режима непрерывного считывани  и перехода в режим записи с последующим возвратом в режим считывани , а также низкое быстродействием в режиме записи очередного информационного слова в пам ть.

Цель изобретени  - расширение функциональных возможностей устройства управлени  пам тью за счет осуществлени  прерывани  процесса считывани  в любой мо5 мент времени и повышение его быстродействи .

Поставленна  цель достигаетс  тем, что в устройство, содержащее блок записи и считывани , первый, второй и третий входы которого соединены соответственно с информа-

ционными выходами блока пам ти, блока ввода данных и информационными входами устройства, первые и вторые информационные выходы блока записи и считывани  соединены соответственно с информационным входом блока пам ти и с информационным выходом устройства, группа выходов блока адреса соединена с группой адресных входов блока пам ти, первый и второй выходы распределител  управл ющих сигналов соединены соответственно с управл ющим входом блока адреса и четвертым входом блока записи и считывани , введены счетчик адреса , блок записи адреса, блок счт№ывани  адреса , регистр адреса программы, регистр адреса, группа разр дных выходов счетчика адреса соединена с группой адресных входов блока адреса и с первой группой входов блока записи адреса, втора  группа входов которого  вл етс  группой адресных входов устройства, перва  группа выходов блока записи адреса соединена с группой информационных входов регистра адреса программы , группа выходов которого соединена с первой группой входов блока считывани  адреса, втора  группа входов которого соединена с группой выходов регистра адреса, группа информационных входов которого соединена со второй группой выходов блока записи адреса; группа выходов блока считывани  адреса соединена с группой информационных входов счетчика адреса, счетный вход которого соединен с третьим выходом распределител  управл ющих сигналов, четвертый и п тый выходы которого соединены соответственно с первым и вторым входами блока записи адреса, первый и второй входы блока считывани  адреса соединены соответственно с щестым и седьмым выходами распределител  управл ющих, сигналов, первый и второй входы которого  вл ютс  соответственно входами прерывани  программы и продолжени  программы устройства. Такое устройство позвол ет осуществл ть запись информации в пам ть по заданному адресу при работе устройства в режиме считывани  информации путем прерывани  последнего, и перехода в режим записи с последующим возвратом в режим считывани . Устройство позвол ет также уменьщить врем  записи информационного слова в пам ть по заданному адресу, путем исключени  времени, необходимого дл  сравнени  сканирующего бинарного сигнала с кодом заданного адреса. На чертеже представлена блок-схема устройства . Устройство содержит блок 1 пам ти, блок 2 адреса, блок 3 записи и считывани , блок 4 ввода данных, распределитель 5 управл ющих сигналов,счетчик 6 адреса, блок 7 записи адреса, регистр 8 адреса программы, регистр 9 адреса, блок 10 считывани  адреса, вход 11 прерывани  программы, вход 12 продолжени  программы. На адресные входы блока 1 пам ти подаетс  код адреса из блока 2 адреса. На информационные входы блока 1 пам ти через блок 3 записи и считывани  подаютс  информационные слова, подлежащие записи в пам ть. Ввод информационных слов в блок 1 пам ти может осуществл ть из блока 4 ввода данных или от внещнего источника информации. Распределитель 5 управл ет блоком 3 записи и считывани , устанавлива  его либо в режим записи, либо в режим считывани , а также блоком 2 адреса, осуществл   подачу кода адреса, поступающего из счетчика 6 адреса, на адресные входы блока 1 пам ти. На входы блока 7 записи адреса, служащего дл  записи кода адреса в регистр 8 адреса программы и в регистр 9 адреса, поступают коды двух адресов - со счетчика 6 адреса и непосредственно со входов устройства. Коды адресов со счетчика 6 адреса и со входов устройства с помощью управл ющих импульсов, поступающих из распределител  5, могут быть записаны соответственно в регистр 8 адреса программы и в регистр 9 адреса. Управл ющие импульсы , поступающие импульсы, поступающие из распределител  5, осуществл ют управление блоком 10 считывани  адреса. С помощью этих импульсов в счетчик 6 адреса производитс  запись содержимого регистра 8 адреса программы, либо регистра 9 адреса. Вход 11 прерывани  программы и вход 12 продолжени  программы служат дл  установки распределител  5 в режим прерывани  или в режим продолжени  соответственно . Сигнал прерывани  по входу 11 прерывани  поступает в распределитель 5,прерывает цикл считывани  информации из пам ти и устанавливает блок 3 записи и считывани  в режим записи. Затем распределитель 5 последовательно во времени выдает два импульса , первый из которых подаетс  на блок 7 записи адреса и переписывает содержимое счетчика 6 адреса в регистр 8 адреса программы , а второй подаетс  в блок 10 считывани  адреса и переписывает содержимое регистра 9 адреса в счетчик 6 адреса. В результате в регистре адреса 8 программы запоминаетс  адрес, на котором произошло прерывание программы, а в счетчике 6 адреса устанавливаетс  адрес, по которому следует осуществить запись информации в пам ть. По окончании записи информации в пам ть в распределитель 5 по входу 12 продолжени  программы подаетс  сигнал, по которому блок 3 записи и считывани  устанавливаетс  в режим считъшани  и формируютс  два следующих друг за другом импульса , первый из которых поступает в блок 7 записи адреса и переписывает; содержимое счетчика 6 адреса в регистр 9 адреса, а второй поступает в блок 10 считывани  адреса и записывает содержимое регистра 8 адреса программы в счетчик 6 адреса. В результате обеспечиваетс  запоминание в регистре 9 адреса кода адреса, на котором закончена запись информации в пам ть, и установка в счетчике 6 адреса кода адреса, содержащегос  в регистре 8 адреса программы, на котором ранее было осуществлено прерывание программы. При поступлении очередного импульса прерывани  программы описанный процесс повтор етс  и запись информации осуществл етс  по адресу, хран щемус  в регистре 9 адреса.

Таким образом, предлагаемое устройство позвол ет в режиме непрерывного считывани  информации в любой момент времени осуществл ть прерывание процесса считывани  с целью записи информации по адресу , хран ющемус  в регистре 9 адреса. Причем такое прерывание можно осуществл ть многократно, каждый раз начина  запись с  чейки пам ти, адрес которой после предыдущего прерывани  запоминаетс  в регистре 9 адреса и на очередном прерывании записываетс  в счетчик 6 адреса.

Повыщение быстродействи  устройства в режиме записи информационных слов в блок пам ти достигаетс  тем, что требуемый адрес  чейки пам ти через блок 7 записи адреса, вводитс  заранее со входов устройства в регистр 9 адреса. Затем содержимое регистра 9 адреса через блок 10 считывани  адреса переписываетс  в счетчик 6 адреса, устанавлива  последний в состо ние, соответствующее коду заданного адреса. Така  организаци  установки адреса позвол ет сократить врем  записи информационных слов в пам ть за счет исключени  времени, необходимого дл  сравнени  заданного адреса с бинарным сканирующим сигналом, последовательно принимающим значени , соответствующие адресам блока 1 пам ти.

Введение новых блоков позволило в режиме непрерывного считывани  программы записывать данные в пам ть. Такой режим работы удобен в системах обработки данных, когда информаци  обрабатываетс  по блокам и результат каждой обработки необходимо запомнить в пам ти. При этом за счет исключени  времени, необходимого дл  сравнени  заданного адреса с бинарным сканирующим сигналом, уменьщаетс  врем  записи информации в пам ть. В результате расщир ютс  функциональные возможности устройства и повыщаетс  его быстродействие.

Claims (2)

1.Патент Японии № 52-40827, кл. 97/7, 1976.

2.Патент США № 3962689, кл. 340-173 R, 1977 (прототип).

/V /

/ /

11 12