SU1095167A1 - Устройство дл синтеза речи - Google Patents

Устройство дл синтеза речи Download PDF

Info

Publication number
SU1095167A1
SU1095167A1 SU823434094A SU3434094A SU1095167A1 SU 1095167 A1 SU1095167 A1 SU 1095167A1 SU 823434094 A SU823434094 A SU 823434094A SU 3434094 A SU3434094 A SU 3434094A SU 1095167 A1 SU1095167 A1 SU 1095167A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
inputs
control unit
Prior art date
Application number
SU823434094A
Other languages
English (en)
Inventor
Михаил Федорович Бондаренко
Алексей Яковлевич Дрюченко
Юрий Петрович Шабанов-Кушнаренко
Сергей Андреевич Усенко
Original Assignee
Харьковский Ордена Трудового Красного Знамени Институт Радиоэлектроники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Трудового Красного Знамени Институт Радиоэлектроники filed Critical Харьковский Ордена Трудового Красного Знамени Институт Радиоэлектроники
Priority to SU823434094A priority Critical patent/SU1095167A1/ru
Application granted granted Critical
Publication of SU1095167A1 publication Critical patent/SU1095167A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ СИНТЕЗА РЕЧИ, содержащее первьй счетчик, генератор импульсов, громкоговоритель , блок управлени , блок пам ти, выходы первой группы блока управлени  соединены с входами второй группы блока пам ти, входы первой группы которого  вл ютс  входами группы устройства, отличающеес  тем, что, с целью повышени  надежности устройства за счет уменьшени  ошибок интерпол ции, в него введены второй счетчик, генератор псевдослучайных чисел, одновибратор, кольцевой регистр, модул тор, выход которого соединен с входом громкоговорител , первый вход модул тора соединен с третьим выходом блока управлени , входы первой группы которого соединены с выходами второй группы блока пам ти, выходы первой группы которого соединены с входами первой группы кольцевого регистра, первый вход которого соединен .с выходом генератора импульсов и третьим входом блока управлени , первый выход кото&t U/iai:ti .ui.. рого соединен с входом генератора псевдослучайных чисел, выход которого соединен с третьим входом блока управлени  и с вторым входом кольцевого регистра, входы второй группы которого соединены с выходами второй группы блока управлени , второй выход которого соединен с первым входом первого счетчика, второй вход которого соединен с первым выходом кольцевого регистра, второй выход которого соединен с вторым входом модул тора, второй выход первого счетчика соединен с входом одновибратора , первьм выход которого соединен с вторым входом второго счетчика , выход которого соединен с входа (Л ми второй группы блока управлени , второй вход которого соединен с первым входом второго счетчика и  вл етс  первым входом устройства, второй выход одновибратора соединен с третьим входом кольцевого регистра, четвертый выход блока управлени   вл етс  выходом устройства, выходы третьCD СЛ ей группы блока пам ти соединены с входами третьей группы блока управлени  . О5 2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит первый, второй, третий и четвертый элементы И, преобразователь кодов, дешифратор и триггер, первый выход которого соединен с вторыми входами первого, второго и третьего элементов И, второй выход триггера  вл етс  четвертым выходом блока , второй вход триггера  вл етс  вторым входом блока, первый вход триггера соединен с выходом четвертого

Description

.элемента И, входы которого соединены с входами дешифратора и  вл ютс  входами второй группы блока, выходы дешифратора  вл ютс  выходами первой группы блока, второй вход преобразовател  кодов  вл етс  первым входом блока, входы группы преобразовател  кодов  вл ютс  входами первой группы блока, выходы группы преобразовател  кодов  вл ютс  выходами второй группы блока, выход преобразовател  кодов
 вл етс  вторым выходом блока, первый вход преобразовател  кодов соединен с выходом третьего элемента И, первый вход которого  вл етс  третьим входом блока управлени , первые входеч первого и второго элементов И  вл ютс  входами третьей группы блока , выход первого элемента И  вл етс  третьим выходом блока, выход второго элемента И  вл етс  первым выходом блока.
Изобретение относитс  к вычислительной технике и может быть исполь зовано дл  вывода речевой информаци из ЭВМ. Известно устройство дл  синтеза речи, содержащее соединенные последовательно блок пам ти, регистр, ко мутатор двоичных сигналов, цифро-ан логовый преобразователь, коммутатор аналоговых сигналов, подключенный к входам двух блоков накопительных конденсаторов, выходы которых соеди нены с соответствующими входами бло ка интерпол ции, выход последнего подсоединен к воспроизвод щему уст OOACTBV С 1 3. Недостатком данного устройства  вл етс  его сложность(использовани цифро-аналогового преобразовател  и блока интерпол ции усложн ет устройство и, кроме того, снижает его надежность). Известно также устройство дл  синтеза речи, содержащее генератор пр моугольных импульсов, блок управ лени , первый выход которого соединен с входом буферного блока пам ти воспроизвод щее устройство, счетчик блок сопр жени , сумматор, цифроаналоговый преобразователь, блок сравнени , источник опорного напр жени  . Выход блока сопр жени  соединен с дополнительным входом буфер ного блока пам ти, соединенного с блоком управлени  с обеспечением обратной св зи, третий выход которого соединен с входом блока сопр жени , четвертый выход блока управлени  соединен с первым входом сумматора , выход которого соединен с гпервым входом блока сравнени  и с вторым входом блока считывани , выход источника опорного напр жени  соединен с вторым входом блока сравнени , выход которого соединен с входом блока управлени  и установочным входом счетчика, генератор пр моугольных импульсов подключен к счетному входу счетчика, выходы которого соединены с входами цифро-аналогового преобразовател , выход которого соединен с вторым входом сумматора, второй выход блока управлени  соединен с первым входом блока считывани , выход которого соединен с входом воспроизвод щего устройства 2. Недостатком данного устройства  вл етс  его низка  надежность, обусловленна  применением ионоскопа в блоке считывани . Цель изобретени  - повьш1ение надежности устройства за счет уменьшени , ошибок интерпол ции. Цель достигаетс  тем, что в устройство дл  синтеза речи, содержащее первьй счетчик, генератор импульсов, блок управлени , блок пам ти, громкоговоритель , причем выходы первой группы блока управлени  соединены с входами второй группы блока пам ти, входы первой группы которого  вл ютс  входами группы устройства, дополнительно введены второй счетчик, генератор псевдослучайных чисел, одновибратор, кольцевой регистр, модул тор , выход которого соединен с входом громкоговорител , первый вход модул тора соединен с третьим выходом блока управлени , входы первой группы которого соединены с выходами второй группы блока пам ти, выходы первой группы которого соединены с входами первой группы кольцевого регистра, первый вход которого соединен с выходом генератора импуль сов и третьим входом блока управлени , первый выход которого соединен с входом генератора псевдослучайных чисел, выход которого соединен с третьим входом блока управлени  и с вторым входом кольцевого регистра, входы второй группы которого соединены с выходами второй группы блока управлени , второй выход которого соединен с первым входом первого счетчика, второй вход которого соединен с первым выходом кольцевого регистра, второй выход которого соединен с вторым входом модул тора, второй выход первого счетчика соединей с входом одновибратора, первый выход которого соединен с вторым входом второго счетчика, выход которого соединен с входами второй блока управлени , второй вход которого соединен с первым входом второго счетчика и  вл етс  первым входом устройства, второй выход одновиб ратора соединен с третьим входом кольцевого регистра, четвертый выход блока управлени   вл етс  выходом устройства, выходы третьей группы блока пам ти соединены с входами третьей группы блока управлени . Блок управлени  содержит первый, второй, третий и четвертый элементы И, преобразователь кодов, дешифра тор и триггер, первый выход которого соединен с вторыми входами первого, второго и третьего элементов И, вто- рой выход триггера  вл етс  четвертым выходом блока, второй вход триггера  вл етс  вторым входом блока, первый вход триггера соединен с выходом четвертого элемента И, входы которого соединены с входами дешифра тора и  вл ютс  входами второй группы блока, выходы дешифратора  вл ютс  выходами первой группы блока, вто рой вход преобразовател  кодов  вл етс  первьпм входом блока, входы груп пы преобразовател  кодов  вл ютс  входами первой группы блока, выходы группы преобразовател  кодов  вл ютс  выходами второй группы блока, выход преобразовател  кодов  вл етс  вторым выходом блока, первый вход преобразовател  кодов соединен с выходом третьего элемента И, первый вход которого  вл етс  третьим входом блока управлени , первые входы первого и второго элементов И  вл ютс  входами третьей группы блока, выход первого элемента И  вл етс  третьим выходом блока, выход второго элемента И  вл етс  первым выходом блока. На фиг. 1 представлена схема устройства дл  синтеза речи; на фиг.2 структура командь организации данных из ЭВМ; на фиг. 3 т схема блока управлени  . Устройство дл  синтеза речи содержит блок 1 пам ти, второй счетчик 2, reHepaTopci.3 импульсов, блок 4 управлени , генератор 5 псевдослучайных чисел, первый счетчик 6, одновибратор 7, кольцевой регистр 8, модул тор 9, громкоговоритель 10, первый вход 11 устройства, второй вход 12 устройства, выход 13 устройства . Блок 4 управлени  содержит первый элемент И 14, преобразователь 15 кодов дл  согласовани  разр дности кольцевого регистра с форматом двоичного кода речевого эталона, дешифратор 16 и триггер 17 и четвертый элемент И 18, второй 19 и третий 20 элементы И. Устройство дл  синтеза речи работает следующим образом. Управл юща  программ в зависимости от характера синтезируемых речевых сообщений выбирает из запоминающего устройства в нужной последовательности соответствующие речевые эталоны, формирует команды (фиг. 2) и засылает их в блок 1 пам ти синтезатора . Команда имеет следующую структуру организации данных: ПД - поле данных, служит дл  занесени  двоичного кода элементарного речевого эталона; ПС - поле счета, служит дл  помещени  управл ющей информации, а именно: 21 - длина двоичного кода элементарного речевого эталона, записанного в поле данных , 22 - длительность звучани , 23 - уровень громкости, 24 - блокировка датчика псевдослучайных чисел. Кроме того, по входу 12 в счетчик 2 (команд) заноситс  общее число команд , переданных в блок 1 пам ти. Блок управлени  представл ет собой специализированный дешифратор, который вырабатывает управл ющие сигналы в зависимости от условий текущей фазы синтеза. Блок 4 управлени  считывав г содержимое пол  счета первой ко , согласует разр дность кольцевого регистра 8 с форматом двоичного кода речевого эталона, заносит в пер вый счетчик 6 (циклов) содержимое по л  22 (дополнение числа/п, где т емкость счетчика) команды, а в модул тор 9 - содержимое пол  23, а также заносит содержимое пол  данных в кольцевой регистр 8 и запускает его. С выхода кольцевого регистра 8 двоич ный код речевого эталона поразр дно поступает на модул тор 9 и с него на громкоговоритель 10. После того, как счетчик 6 заполнитс , на его вто ром выходеустановитс  управл ниций сигнал, запускающий одновибратор 7 и перевод щий блок 4 управлени  в ре жим считывани  очередной команды. Одновибратор 7 сбрасывает содержимое кольцевого регистра 8 и заносит единицу в счетчик 2. Генератор 5 псевдо случайных чисел управл ет физической длиной элементарного сегмента в каждом цикле, воздейству  непосредствен но на структурные элементы речи. В последующих циклах взаимодействие функциональных узлов устройства буде аналогичным. Однако, как только заполнитс  счетчик 2, блок 4 управлени  установит на выходе 13 сигнал Устройство кончило, в ответ на который ЭВМ должна прислать либо новый набор команд, либо сн ть с входа 12 сигнал, разрешающий работу уст ройства. . Дл  понимани  работы блока управлени  рассмотрим более детально устройство и особенности функционировани  преобразовател  15 дл  согласова ни  разр дности кольцевого регистра с форматом двоичного кода речевого эталона и дешифратора 16. В качестве кольцевого регистра используетс  линейка триггеров, обес печивающа  как параллельное, так и последовательное занесение информации перед началом синтеза отдельного звука. Циклическое поразр дное считывание содержимого кольцевого регистра в процессе синтеза осуществл етс  не за счет продвижени  информации в нем, а за счет циклического формировани  адреса считываемого разр да. Такой способ организации регистра позвол ет не только упростить процедуру согласовани  его разр дности с форматом эталонного 10 7б звука, но и избежать излишних аппаратурных затрат. Необходимость согласовани  формата св зана с тем, что разр дность регистра фиксирована, в то врем  как разр дность или формат эталона дл  различных звуков могут быть различными , и к тому же весьма значительными . Дл  согласовани  формата достаточно определенным образом управл ть формированием адресов счетчика адреса разр да регистра. Это достигаетс  следующим образом. Счетчик 6 (адреса) состоит из двух синхронно работающих частей (счетчиков ) , на счетные входы которых поступают импульсы тактовой частоты. Перва  часть счетчика 6 считает от единицы до четырех и формирует текущий адрес разр да кольцевого регистра . Втора  часть счетчика 6, кроме счетного входа, включенного параллельно счетному входу первой части счетчика 6, имеет входы параллельного занесени , включенные на выходы регистра области пол  счета команды в блоке 1 пам ти. Благодар  этому в начале каждого цикла в него заноситс  обратный код числа разр дов эталона звука. Выходы этого счетчика поступают на восьмивходовую схему совпадени . Втора  часть счетчика 6 заполнитс  полностью, как только он насчитает заданное полем 1 число тактовых импульсов. В этот момент сработает схема совпадени , включенна  на его выходе, и сигнал с выхода блока 4 управлени  модифицирует на единицу содержимое счетчика 6. Изменение состо ни  счетчика 6 вызовет срабатывание одновибратора (расположенного в счетчике 6), который обеспечит по входу 2 блока 4 управлени  сброс в исходное состо ние обоих счетчиков. При этом первый счетчик 6 сброситс  в нулевое состо ние II в следующем цикле начнет счет с единицы. Второй счетчик 2, поскольку его входы параллельного занесени  посто нно включены на входы области . пол  счета команды в блоке 1 пам ти, окажетс  установленным в начальное состо ние, соответствукмцее обратному коду числа разр дов эталона звука. Таким образом, в каждом последующем цикле работа счетчиков адреса разр да кольцевого регистра повторитс  аналогично вьше описанному способу .
Дешифратор 16 адреса команд обеспечивает выбор (логическое подключение ) корпусов интегральных схем блока пам ти, хран щих всю информацию выбранной команды.. При выборе соответствующих корпусов интегральных схем активизируютс  все их выходы , т.е. информаци , содержаща с  в них, становитс  доступной на прот жении всего времени между очередной сменой состо ний счетчика команд .
Входы дешифратора команд подключены к выходам счетчика 2, который организован аналогично счетчику адреса разр да регистра в схеме согласовани  формата.
Триггер 17 обеспечивает работу синтезатора с момента возбуждени  каналом ЭВМ по входу 12 и до окончани  выполнени  последней команды синтеза.
После того, как ЭВМ передаст в блок пам ти синтезатора необходимый набор команд и занесет соответствующую информацию в счетчик команд, программно будет возбужден по входу 12 сигнал высокого уровн . Триггер 17 установитс  в единичное состо ние и разрешит работу элементов И 1А, 19, 20. Элементы И 14 и 19 обеспечивают передачу в блок 5 и 9 синтезатора содержимое соответствующих полей команды из блока пам ти дл  последующего управлени  их работой. Элемент И 20 обеспечивает подачу синхроимпульсЪЪ генератора тактовой частоты на счетный вход схемы согласовани  формата и тем самым обеспечивает процесс синтеза. В процессе синтеза содержимое счетчика 6 и счетчика 2 будет измен тьс . Поскольку входы элемента И 18 соединены с выходами счетчика 2 по входу 2 г блока 4 управлени , то в тот момент, когда счетчик 2 заполнитс  полностью (т.е., все команды выполнены ) , сработает элемент И 18 и по входу сбросит триггер 17 в исходное состо ние. Потенциал низкого уровн 
на единичном выходе триггера запретит работу элементов И 14 группы, а потенциал высокого уровн  с инверсного выхода триггера возбудит БЫход 13, извеща  канал ЭВМ о том, что выполнение прин того набора команд завершено. В ответ ЭВМ либо пришлет новый набор команд, либо логически отключитс  от синтезатора.
Счетчик 6 (циклов) управл ет дли- . тельностью звучани  синтезируемых звуков. К моменту начала выполнени  каждой команды по входам параллельного занесени  в него заноситс  содержимое области 2 пол  счета выбранной команды. Это содержимое представл ет собой обратный код числа циклов эталона звука. Каждый раз изменение
состо ни  счетчика 6 используетс  дл  сброса счетчика 2 в исходное состо ние. На выходе счетчика 6 также включена восьмивходова  схема совпадений, котора  срабатывает как
только все разр ды счетчика заполн ютс  единицами.
Выход счетчика 6 подключен к входу одновибратора 7. Одновибратор 7 запускаетс  и формирует импульс гашени , обеспечивающий сброс в исходное (нулевое) состо ние кольцевого регистра 8, кроме того, импульс гашени  поступает на вход счетчика 2 в качестве счетного импульса
и модифицирует его состо ние на единицу .
Данное устройство дл  синтеза речи не содержит прецизионных, громоздких и дорогосто щих блоков, таких,
например, как преобразователь коданалог , перестраиваемые режекторные фильтры, управл емые генераторы сложных напр жений и ., вс  его схема реализована на логических элементах.
Устройство выполнено в виде компактной приставки с неограниченным ресурсом работы и подключаетс  в линию стандартного интерфейса мультиплексного канала ЭВМ, как внешний терминал .
N
IPUi.t .
(риг. 2
(риг, 3

Claims (2)

1. УСТРОЙСТВО ДЛЯ СИНТЕЗА РЕЧИ, содержащее первый счетчик, генератор импульсов, громкоговоритель, блок управления, блок памяти, выходы первой группы блока управления соединены с входами второй группы блока памяти, входы первой группы ' которого являются входами группы устройства, отличающееся тем, что, с целью повышения надежности устройства за счет уменьшения ошибок интерполяции, в него введены второй счетчик, генератор псевдослучайных чисел, одновибратор, кольцевой регистр, модулятор, выход которого соединен с входом громкоговорителя, первый вход модулятора соединен с третьим выходом блока управления, входы первой группы которого соединены с выходами второй группы блока памяти, выходы первой группы которого соединены с входами первой группы кольцевого регистра, первый вход которого соединен .с выходом генератора импульсов и третьим входом блока управления, первый выход кото рого соединен с входом генератора псевдослучайных чисел, выход которого соединен с третьим входом блока управления и с вторым входом кольцевого регистра, входы второй группы которого соединены с выходами второй группы блока управления, второй выход которого соединен с первым входом первого счетчика, второй вход которого соединен с первым выходом кольцевого регистра, второй выход которого соединен с вторым входом модулятора, второй выход первого счетчика соединен с входом одновибратора, первый выход которого соединен с вторым входом второго счетчика, выход которого соединен с входами второй группы блока управления, второй вход которого соединен с первым входом второго счетчика и является первым входом устройства, второй выход одновибратора соединен с третьим входом кольцевого регистра, четвертый выход блока управления является выходом устройства, выходы третьей группы блока памяти соединены с входами третьей группы блока управления .
2. Устройство поп. 1, отличающееся тем, что блок управления содержит первый, второй, третий и четвертый элементы И, преобразователь кодов, дешифратор и триггер, первый выход которого соединен с вторыми входами первого, второго и третьего элементов И, второй выход триггера является четвертым выходом блока, второй вход триггера является вторым входом блока, первый вход триггера соединен с выходом четвертого
SU п» 1095167 .элемента И, входы которого соединены с входами дешифратора и являются входами второй группы блока, выходы дешифратора являются выходами первой группы блока, второй вход преобразователя кодов является первым входом блока, входы группы преобразователя кодов являются входами первой группы блока, выходы группы преобразователя кодов являются выходами второй группы блока, выход преобразователя кодов является вторым выходом блока, первый вход преобразователя кодов соединен с выходом третьего элемента И, первый вход которого является третьим входом блока управления, первые входа первого и второго элементов И являются входами третьей группы блока, выход первого элемента И является третьим выходом блока, выход второго элемента И является первым вы' ходом блока.
SU823434094A 1982-05-05 1982-05-05 Устройство дл синтеза речи SU1095167A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823434094A SU1095167A1 (ru) 1982-05-05 1982-05-05 Устройство дл синтеза речи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823434094A SU1095167A1 (ru) 1982-05-05 1982-05-05 Устройство дл синтеза речи

Publications (1)

Publication Number Publication Date
SU1095167A1 true SU1095167A1 (ru) 1984-05-30

Family

ID=21010439

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823434094A SU1095167A1 (ru) 1982-05-05 1982-05-05 Устройство дл синтеза речи

Country Status (1)

Country Link
SU (1) SU1095167A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 555424, кл. Q 10 L 1/00, J977. 2. Авторское свидетельство СССР № 613318, кл. G 06 F 3/16, 1978 (прототип). *

Similar Documents

Publication Publication Date Title
JPS6016019B2 (ja) 音声信号の時間圧縮、伸長装置
SU1095167A1 (ru) Устройство дл синтеза речи
US4638710A (en) Periodic waveform generation by nonrecyclically reading lower frequency audio samples and recyclically reading higher frequency audio samples
US5359582A (en) Subcode reading apparatus for a compact disc player
SU1166173A1 (ru) Устройство дл цифровой магнитной записи в двоично-дес тичном коде
SU1385327A1 (ru) Устройство управлени замещением дефектных элементов изображени
SU809182A1 (ru) Устройство управлени пам тью
SU1277419A1 (ru) Устройство дл передачи дискретных сигналов
SU473317A1 (ru) Устройство фазировани по циклам
SU1023390A1 (ru) Синтезатор частот дл электромузыкального инструмента
SU1487191A1 (ru) Многоканальный преобразователь код-напряжение ·
SU746515A1 (ru) Устройство дл управлени полупроводниковой пам тью
SU1374413A1 (ru) Многоканальный программируемый генератор импульсов
SU1469567A1 (ru) Устройство дл записи видеосигнала изображени
SU942140A1 (ru) Оперативное запоминающее устройство
SU1278863A1 (ru) Устройство дл сопр жени абонентов с ЦВМ
SU1636840A1 (ru) Устройство дл ввода информации
SU1376087A1 (ru) Устройство дл тестового контрол и диагностики цифровых модулей
SU1695508A1 (ru) Двоичный преобразователь код-частота
JP2612004B2 (ja) 文字放送受信データの取込み回路
SU1753475A1 (ru) Устройство дл контрол цифровых устройств
SU1485305A1 (ru) Устройство для записи цифровой :информации
SU1548799A1 (ru) Устройство дл преобразовани гистограмм ркостей
SU581592A2 (ru) Устройство временной асинхронной коммутации импульсных сигналов
SU765881A1 (ru) Аналоговое запоминающее устройство