SU581592A2 - Устройство временной асинхронной коммутации импульсных сигналов - Google Patents

Description

1

Изобретение относитс  к технике коммутации импульсных каналов.

По основному авт. св. № 434610 известио устройство временной асинхрониой коммутации импульсных сигналов, содержащее оперативный запоминающий блок, два выхода которого через дещифраторы подключены к управл ющим входам электронных контактов п входных канальиых комплектов и к управл ющим входам m выходных канальиых комплектов соответствеино , а между выходами электронных контактов входных канальных комплектов и входами оперативного запоминающего блока включены последовательно соединенные групповой компаратор, блок управлени  и блок смеиы временных каналов, дополнительный вход которого соединен с входами дешифраторов.

Однако известное устройство сложно, TdK как в нем количество  чеек пам ти дл  хранени  управл ющих слов должно превышать количество коммутируемых каналов.

Цель изобретени  - упрощение устройства путем уменьшени  емкости запоминающего блока.

Дл  этого в устройство временной асинхронной коммутации импульсных сигналов, содержащее оперативный запоминающий блок, два выхода которого через дешифраторы подключены к управл ю1цим входам электронных контактов п входных канальиых комплектов и к

управл ющим входам m выходных канальных комплектов соответственно, а между выходами электронных контактов входных канальных комплектов и входами оперативного запоминающего блока включены последовательно соединенные групповой компаратор, блок управлени  и блок смены временных каналов, дополнительНый вход которого соединен с входами дёшнфраторов , введены  чейка пам ти оперативного запомииающего блока, блок выдержки времени и блок распределеии  времеиных каналов, причем выход блока выдержки времени соединен с входом блока распределени  временных каналов , выход которого подключен к первому входу  чейки пам ти оперативного запомииающего блока, второй вход которой соединен с входом блока выдержки времени и с дополнительным входом блока смены временных каналов.

На чертеже дана структурна  электрическа  схема предлагаемого устройства.

Claims (1)

1. Устройство содержит оператнвиый запоминающий блок 1, два выхода которого через дешифраторы 2 и 3 подключены к управл ющим входам электронных контактов 4 входных канальных комплектов 5 и к управл ющим входам выходных канальных комплектов 6 соответственно , а между выходами электроиных контактов 4 входных канальных комплектов 5 и входами оперативного запоминающе, о блока 1 включены последовательно соединенные грумповой компаратор 7, блок 8 управлени  и блок 9 смены временных каналов, дополнительный вход которого соединен с входами де пифраторов 2 и 3. Устройство также содержит  чейку пам ти 10 оперативного запоминающего блока 1, блок 11 выдержки времени и блок 12 распределени  временных каналов, причем выход блока 11 выдержки времени соединен с входом блока 12 распределени  временных каналов, выход которого подключен к первому входу  чейки пам ти 10, второй вход которой соединен с входом блока i I выдержки времени и с дополнительным входом блока 9 смены временных каналов. Устройство работает следующим образом. Импульс проключени  формируетс  при считывании из оперативного запоминающего блока 1 управл ющего слова, содержащего адреса входного 5 и выходного 6 канальных комплектов . После дешифрации адресов открываютс  электронные контакты 4 в соответствующих входных канальных комплектах 5. Информаци  между входными 5 и выходными 6 канальными комплектами передаетс  по общей соединительной линии 13. Одновременно на вход блока 8 управлени  по общей соединительной линии 14 через компаратор 7 поступает код времени , прошедщего между моментами поступлени  фронта информационного импульса и импульсов проключеии . Изменение фазы импульса проключени  может производитьс  путем изменени  кода выдержки времени. Блок 8 управлени  анализирует информацию о фазе коммутируемого сигнала, определ ет номера каналов, фазу импульса проключени  которых необходимо изменить, и выдает команду на блок 9 смены временных каналов, который представл ет собой запоминающий регистр, в который записываетс  несколько управл ющих слов. В зависимости от алгоритма переключени  и команд, поступающих из блока 8 упраааени , запись информации из блока 9 смены временных каналов в оперативиый запоминающий блок I может производитьс  по-разному. Если сигнал пе реключени  отсутствует, то управл ющие слова записываютс  в те же  чейки пам ти, откуда они были списаны. При наличии сигнала переключени   чейки записи управл ющих слов мен ютс . 5Тактова  последовательность дл  считывани  управл ющих слов задаетс  блоком 12 распределени  временных каналов, который подключен к считывающему входу оперативного запоминающего блока 1. Ячейка пам ти 10 хранит информацию о числе тактов, которые необходим .о пропустить перед считыванием очеред . ного управл ющего слова. Блок 11 выдержки времени представл ет собой двоичный счетчик , который обеспечивает задержку считывани  очередного управл ющего слова на число тактов, определ емых кодом, поступающим не вход счетчика. Таким образом, введение  чейки пам ти 10 увеличивает число разр дов в управл ющем .слове, но значительно сокращает требуемое количество Ячеек пам ти дл  хранени  управл ющих слов. Формула изобретени  Устройство временной асинхронной коммутации импульсных сигналов по авт. св. № 434610, отличающеес  тем, что, с целью упрощени  устройства путем уменьщени  емкости запоминающего блока, введены  чейка пам ти оперативного запоминающего блока, блок выдержки времени и блок распределени  временных каналов, причем выход блока выдерки времени соединен с входом блока распреелени  временных каналов, выход которого, одключен к первому входу  чейки пам ти опеативного запоминающего блока, второй вход оторой соединен с входом блока выдержки ремени и с дополнительным входом блока смеы временных каналов. Источники информации, прин тые во внимаие при экспертизе: . Авторскре свидетельство СССР№ 434610, , Н 04 L 11/20, 1974.