SU1548799A1 - Устройство дл преобразовани гистограмм ркостей - Google Patents
Устройство дл преобразовани гистограмм ркостей Download PDFInfo
- Publication number
- SU1548799A1 SU1548799A1 SU874348508A SU4348508A SU1548799A1 SU 1548799 A1 SU1548799 A1 SU 1548799A1 SU 874348508 A SU874348508 A SU 874348508A SU 4348508 A SU4348508 A SU 4348508A SU 1548799 A1 SU1548799 A1 SU 1548799A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- information
- block
- control unit
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в системах обработки изображений в реальном времени. Цель изобретени - повышение точности устройства - достигаетс введением второго коммутатора 9 и генератора 8 случайных чисел, что позвол ет избавитьс от ложных контуров в обработанном изображении. 4 ил.
Description
I- Выход
сд
4
00
J
CD CD
Фиг. 1
Изобререние относитс к автоматике и вычислительной технике и может быть использовано в системах обработки изображений в реальном масштабе времени.
Цель изобретени - повышение точности устройства.
На фиг. 1 представлена схема устройства на фиг. 2 схема блока уп- равлени ; на фиг, 3 - схема блока выделени кадра; на фиг. 4 - регистр состо ни .
Устройство содержит аналого-цифровой преобразователь 1, счетчик 2 адре сов, первый коммутатор 3, болк 4 управлени , вычислитель 5„ сумматор 6„ блок 7 пам ти, генератор 8 случайных чисел второй коммутатор 9, цифроана- логовый преобразователь 10.
Блок управлени (фиг. 2) содержит (блок 1 1 вь-делени кадра, первый элемент ИЛИ 12, генератор 13 импульсов, первый счетчик 14 первый элемент И 159 второй элемент И 16, второй эле- мент ИЛИ 17, первый элемент 18 задержки , второй счетчик 19, второй элемент 20 задержки, третий элемент И 21, первый триггер 22, четвертый элемент И 239 третий элемент ИЛИ 24, п тый эле- мент И 25j шестой элемент И 26, седьмой элемент И 27, формирователь 28 импульсов , восьмой элемент И 29, дев тый элемент И 30, третий элемент 31 задержки, четвертый элемент ИЛИ 32, дешифратор 33, дес тый элемент И 34, первый элемент НЕ 33, одиннадцатьй элемент И 36, второй элемент НЕ 37, регистр 38 состо ни .
Блок выделени кадра содержит первый , второй, третий и четвертый формирователи 39-41 импульсов, дев тнадцатый элемент И 42, второй триггер 43 третий элемент 44 задержки, тринадцатый элемент И 45, четырнадцатый эле-. мент И 46, третий триггер 47,
Вычислитель св зан с блоками устройства трем шинами. Шина св зи с первым коммутатором 3 это младшие разр ды , восемь разр дов шины адреса. Шина св зи с блоком пам ти 7 - это восемь разр дов данных. Шина св зи с блоком 4 управлени вл етс тридцати шести разр дной и использует следующие сигналы канала вычислител (в качестве которого использована ЭВМ СМ- 1300): сигнал синхронизации задатчи- ка (СХЗ); сигнал синхронизации исполнител (СХИ); сигнал управлени режи
Q
5 Q
0
0
5
мов передачи информации по магистральному каналу ЭВМ (УО, У1); разр ды адреса и разр ды данных.
Генератор 8 случайных чисел формирует младшие разр ды ркости в соответствии с заданным законом аппроксимации .
Управление работой устройства осуществл етс от вычислител . Дл этого выставл етс адрес регистра 38 состо ни (РгС) и заноситс в него необходима информаци . Импульсы с генератора 13 поступают на сумматор 6, а также на блок 7 пам ти. Управлени работой счетчика 2 адресов осуществл етс с помощью блоков 26-28. Управление работой первого и второго коммутаторов осуществл етс непосредственно содержимым соответствующих разр дов РгС.
РгС 38 предназначен только дл записи информации из вычислител 5 по сигналу с выхода элемента И 34, который по вл етс на ее выходе только в том случае, когда на адресную шину вычислител выдан адрес РгС 38 и поступает сигнал СХЗ от вычислител на второй вход элемента И 34.
Устройство может работать в одном из четырех режимов:
преобразовани гистограмм;
формировани простой гистограммы;
формировани кумул тивной гистограммы;
доступа.
Режим преобразовани гистограммы.
Блок 4 управлени посылает на аналого-цифровой преобразователь (АЦП) сигнал синхронизации, который определ ет момент (место на кадре) преобразовани видеосигнала в цифровой код. Через врем , достаточное дл преобразовани видеосигнала в цифровой код и поступлени полученного кода на адресный вход блока 7 пам ти, блок 4 управлени посылает сигнал синхронизации на блок 7 пам ти и выставл ет режим считывани дл блока 7. Через врем г блок 4 управлени считывает информацию с блока 7 пам ти и второго коммутатора 9 на цифроанало- говый преобразователь (ЦАП) 10. Задержка Јг должна быть достаточной дл считывани информации с блока 7 ти и прохождени ее до входа ДАЛ ГО через коммутатор 9.
Сигналы на втором коммутаторе 9 определ ют, какое количество разр дов необходимо добавить к коду бЛо- ка 7 пам ти с генератора 8 случайных чисел, и полностью определ ютс исходной гистограммой.
Уровни ркости в преобразованном изображении определ ютс в соответствии с выражением
1(Т)А-1 2 -Р(1),
1о
где I - исходный уровень ркости;
10 - минимальный исходный уровень
ркости; А - константа;
Р (l) - веро тность по влени значени I.
При этом количество уровней I (2 а) меньше, чем в исходной гистограмме . Тогда количество добавл емых с генератора 8 разр дов определ етс выражением
L N4 - Nv
Так как , то . Недостающие L разр дов добавл ютс к коду в качестве младших. Младшими разр дами генератора 8 управл ют младшие из выбранных разр дов регистра 38. Первым разр дом управл ет шестой разр д РгС, вторым седьмой разр д РгС, третьим восьмой разр д РгС и четвертым дев тый разр д РгС. При вычислитель заносит в соответствующие разр ды РгС код НЮ, вследствие чего к коду с блока 7 пам ти добавл ютс три разр да с генератора 8 случайных чисел .
Дл обеспечени режима необходимо занести управл ющую информацию в РгС 38 и заполнить блок 7 в соответствии с выражением (I), Это осуществл етс в режиме доступа.
Режим формировани простой гистограммы .
В данном режиме на одном из входов сумматора 6 установлен код I, а на другой вход поступает информаци с выхода блока 7. В результате этого на выходе сумматора 6 имеют код с вы10
тел 28. Счетчик 2 выставл ет, нулевой адрес на вход блока 7 пам ти и с помощью синхроимпульса устройства управ лени информаци по данному адресу считываетс на сумматор 6. Последний складывает полученный код с предыдущей суммой.
Блок 4 управлени измен ет режим блока 7 на запись и посылает сигнал синхронизации дл записи кода с выхода сумматора 6 в блок , 7. Одновремен но, это значение записываетс в один из регистров сумматора. Блок 4 управлени увеличивает содержимое счетчика 2 на единицу. Указанный цикл повтор етс 256 раз, пока не будут обработаны все 256 чеек блока 7 пам ти.
Режим доступа.
Вычислитель 5 осуществл ет запись или считывание информации в блок 7 па м ти либо запись информации в РгС 38. При этом, вычислитель 5 работает с указанными устройствами как с внешни- 25 ми. Дл организации обмена используютс 36 описанных выше сигналов магистрального канала вычислител 5. Дл выбора одного из режимов работы использованы два разр да РГС 38 (первый и второй разр ды РгС ), которые закодированы следующим образом: О 0 - формирование кумул тивной гистограммы; - преобразование гистограммы;
15
20
30
35
40
01
10 - формирование простой гистограммы;
1 1 - режим доступа. Блок 7 пам ти имеет восемь адресных шин вычислител 5. Блок пам ти 7 и вычислитель 5 св заны восемнадцатиразр дной шиной данных.
Claims (1)
- Формула изобретенидс Устройство дл преобразовани гистограмм ркостей, содержащее аналого- цифровой преобразователь, вход которого вл етс входом устройства, а выход соединен с первым информационнымхода блока 7, увеличенный на 1, что и 50 входом первого коммутатора, второй интребуетс при формировании простой гистограммы. Формирование гистограммы происходит в течение одного кадра, дл чего в блок 4 управлени включен блок выделени кадра.Режим формировани кумул тивной гистограммы.Блок 4 управлени обнул ет счетчик 2 адреса сигналом с выхода формирова0тел 28. Счетчик 2 выставл ет, нулевой адрес на вход блока 7 пам ти и с помощью синхроимпульса устройства управлени информаци по данному адресу считываетс на сумматор 6. Последний складывает полученный код с предыдущей суммой.Блок 4 управлени измен ет режим блока 7 на запись и посылает сигнал синхронизации дл записи кода с выхода сумматора 6 в блок , 7. Одновременно , это значение записываетс в один из регистров сумматора. Блок 4 управлени увеличивает содержимое счетчика 2 на единицу. Указанный цикл повтор етс 256 раз, пока не будут обработаны все 256 чеек блока 7 пам ти.Режим доступа.Вычислитель 5 осуществл ет запись или считывание информации в блок 7 пам ти либо запись информации в РгС 38. При этом, вычислитель 5 работает с указанными устройствами как с внешни- 5 ми. Дл организации обмена используютс 36 описанных выше сигналов магистрального канала вычислител 5. Дл выбора одного из режимов работы использованы два разр да РГС 38 (первый и второй разр ды РгС ), которые закодированы следующим образом: О 0 - формирование кумул тивной гистограммы; - преобразование гистограммы;500500110 - формирование простой гистограммы;1 1 - режим доступа. Блок 7 пам ти имеет восемь адресных шин вычислител 5. Блок пам ти 7 и вычислитель 5 св заны восемнадцатиразр дной шиной данных.Формула изобретениУстройство дл преобразовани гистограмм ркостей, содержащее аналого- цифровой преобразователь, вход которого вл етс входом устройства, а выход соединен с первым информационным5формационный вход которого соединен с выходом счетчика адресов, счетный вход которого соединен с первым выходом блока управлени , второй выход которого соединен с управл ющим вхо« дом первого коммутатора, третий информационный вход которого соединен с адресным выходом вычислител , вход синхронизации блока управлени влетс входом строчных и кадровых импульсов устройства, информационный вход блока управлени соединен с управл ющим выходом вычислител , выход данных которого соединен с входом данных блока пам ти, адресный вход которого соединен с выходом первого коммутатора, управл ющий вход блока пам ти соединен с четвертым выходом блока управлени , тоетий выход которго соединен с первым информационным входом сумматора, второй информацией ный вход которого соединен с выходом блока пам ти, вход данных которого соединен с выходом сумматора,, первый информационный вход дифроаналогового преобразовател соединен с выходом блока пам ти, а управл ющий вход - с п тым выходом блока управлени , седьHQ005мой выход которого соединен с синхро- входом аналой -цифрового преобразовател и вл етс первым выходом устройства , выход цифроаналогового преобразовател вл етс вторым выходом устройства , отличающеес тем, что, с целью повышени точности устройства, оно содержит второй коммутатор и генератор случайных чисел, вход синхронизации которого соединен с седьмым выходом блока управлени , а выход - с первым информационным входом второго коммутатора, первый информационный вход которого соединен с выходом блока пам ти, управл ющий вход соединен с восьмым выходом блока управлени , а выход - с вторым информационным входом цифроаналогового преобразовател .К быш имг ю Фиг. tРежим работыУправление селекторомФиг.ЗУправлениеРезерВкомму/па/тюромФиг. 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874348508A SU1548799A1 (ru) | 1987-12-24 | 1987-12-24 | Устройство дл преобразовани гистограмм ркостей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874348508A SU1548799A1 (ru) | 1987-12-24 | 1987-12-24 | Устройство дл преобразовани гистограмм ркостей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1548799A1 true SU1548799A1 (ru) | 1990-03-07 |
Family
ID=21344264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874348508A SU1548799A1 (ru) | 1987-12-24 | 1987-12-24 | Устройство дл преобразовани гистограмм ркостей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1548799A1 (ru) |
-
1987
- 1987-12-24 SU SU874348508A patent/SU1548799A1/ru active
Non-Patent Citations (1)
Title |
---|
Устройство улучшени изображений в реальном масштабе времени. ТИИЭР, 1981, 5, с. 176-190. Выравниватель гистограмм дл электронного микроскопа. -Приборы дл научных исследований, 1980, № 9, с. 88- 97. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835675A (en) | Memory unit for data tracing | |
US4506348A (en) | Variable digital delay circuit | |
SU1548799A1 (ru) | Устройство дл преобразовани гистограмм ркостей | |
JPS56156978A (en) | Memory control system | |
JPS5758280A (en) | Method for making memory address | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
SU1278863A1 (ru) | Устройство дл сопр жени абонентов с ЦВМ | |
SU978193A1 (ru) | Энергонезависимое оперативное запоминающее устройство | |
JP3270665B2 (ja) | 符号化/復号化装置及び方法 | |
SU780042A1 (ru) | Логическое запоминающее устройство | |
SU1166173A1 (ru) | Устройство дл цифровой магнитной записи в двоично-дес тичном коде | |
SU1191941A1 (ru) | Устройство дл записи информации в матричный накопитель | |
SU1262494A1 (ru) | Устройство дл управлени обращением к пам ти | |
RU1833857C (ru) | Устройство дл вывода информации | |
SU1388945A1 (ru) | Устройство дл управлени регенерацией информации в динамической пам ти | |
SU1383505A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц | |
SU1283850A2 (ru) | Буферное запоминающее устройство | |
SU1095167A1 (ru) | Устройство дл синтеза речи | |
SU763898A1 (ru) | Микропрограммное устройство управлени | |
RU2000602C1 (ru) | Устройство дл ввода информации | |
SU1244656A1 (ru) | Устройство дл вывода информации | |
SU790017A1 (ru) | Логическое запоминающее устройство | |
SU1065886A1 (ru) | Динамическое запоминающее устройство | |
JPS59218690A (ja) | バツフア記憶装置 | |
JP2969645B2 (ja) | タイムスロット入替回路 |