SU1494007A1 - Устройство адресации пам ти - Google Patents
Устройство адресации пам ти Download PDFInfo
- Publication number
- SU1494007A1 SU1494007A1 SU874326404A SU4326404A SU1494007A1 SU 1494007 A1 SU1494007 A1 SU 1494007A1 SU 874326404 A SU874326404 A SU 874326404A SU 4326404 A SU4326404 A SU 4326404A SU 1494007 A1 SU1494007 A1 SU 1494007A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- input
- register
- output
- multiplexer
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл адресации пам ти. Целью изобретени вл етс упрощение устройства. Устройство содержит блок 1 записи и считывани , блок 2 управлени , блок 3 пам ти, блок 4 ввода данных, счетчик 5 адреса, регистры 6, 8, мультиплексор 7. Цель достигаетс введением новых св зей. 1 ил.
Description
i
(Л
W
11
12
г-20
СО 41
10
15
25
Изобретение относитс к вычислительной технике и может быть использовано дл реализации асинхронной записи данных на фоне непрерывного их считывани ,
Цель изобретени - упрощение устройства .
На чертеже изображена функциональна схема предлагаемого устройства.
Устройство содержит блок 1 записи и считывани , блок 2 управлени , блок 3 пам ти, блок 4 ввода данных, счетчик 5 адреса, регистр 6, мультиплексор 7, регистр 8, выходы 9 блока 3 пам ти, выходы 10 блока А ввода данных , информационный вход 11 и инфор- мационный выход 12 устройства, информационный вход 13 блока 3 пам ти, вход 14 адреса записи устройства, вы-20 ходы блока 2 управлени , вход 19 прерывани и вход 20 продолжени режима считывани устройства, информационный вход 21 мультиплексора и адресный выход 22 устройства.
Устройство работает следующим образом .
На адресный вход блока 3 пам ти подаетс код адреса с выхода счетчика 5 адреса. На информационный вход 13 блока 3 пам ти через блок 1 записи и считывани подаютс информационные слова, подлежащие записи в блок 3 пам ти. Запись информационных слов в блок 3 пам ти может производитьс либо из внешнего источника информации, либо из блока 4 ввода данных. Блок 2 управлени управл ет блоком 1 записи и считывани , устанавлива его либо в режим записи, либо в режим считывани , а также счетчиком 5 адреса , осуществл подачу кода адреса на адресный вход блока 3 пам ти. На входы мультиплексора 7 поступают коды двух адресов: с выхода регистра 6 и непосредственно с входа 14 устройства , В зависимо.сти от управл ющего сигнала с выхода 15 блока 2 управлени входы 19 и 20 устройства служат дл установки блока 2 управлени в режим прерывани или в режим продолжени программы (считывани ) соответственно .
сначала в ре-- в него код адре30
тельно два импульса: гиСтр 6, пер6пис1 :ва
са, установленный на выходе 22 устройства , а затем в счетчик адреса 5, переписыва в него код адреса, хран щегос в регистре 8, В результате в регистре 6 запоминаетс код адреса, на котором произошло прерывание программы , а в счетчике 5 адреса устанавливаетс код адреса, по которому следует осуществить запись информации в блок 3 пам ти. После зтого блок 2 управлени подает управл ющий сиг нал на мультиплексор 7 так, чтобы код адреса с выхода регистра 6 попал на вход регистра 8, При этом записываетс содержимое регистра 6 в регистр 8,
По окончании записи информации в блок 3 пам ти в блок 2 управлени по входу 20 подаетс сигнал продолжени программы, по которому блок 1 записи и считьшани устанавливаетс в режим считьшани . Затем подаетс последовательно два импульса: сначала в регистр 6, переписыва в него код адреса, установленный на выходе 22, а затем в счетчик адреса 5, переписыва в него код последнего адреса прерванной программы. После этого содержимое регистра 6 через мультиплексор 7 переписьшаетс в регистр 8, Затем блок 2 управлени снимает управл ющий сигнал с мультиплексора 7 и соедин ет вход регистра В с входом 14 устройства, В результате обеспечиваетс запоминание в регистре 8 кода адреса, на котором закончена запись информации в блоке 3 пам ти , и установка в счетчике 5 адреса , кода адреса, на котором ранее было осуществлено прерывание программы . При поступлении очередного импульса прерывани программы вышеописанный процесс почтор етс и запись информации осуп1ествл етс по адресу , хран щемус в регистре 8,
Таким образом, устройство позвол ет в режиме непрерывного считывани и 1формации в любой момент времени осуществить прерывание процесса считывани с целью записи информации по Сигнал прерывани поступает в блок адресу, хран щемус в регистре 8, 2 управлени , прерывает цикл считыва-55 Причем такое прерывание можно осу- ни информационных слов из блока 3 ществить многократно, каждый раз на-, пам ти и устанавливает блок 1 записи чина запись с чейки блока 3 пам ти, и считывани в режим записи. Затем адрес которой послб предыдущего пре- блок 2 управлени подает последова- рывани запоминаетс в регистре 8 и
35
40
45
50
сначала в ре-- в него код адрепри очередном прерывании переписываетс в счетчик 5 адреса.
Claims (1)
- Формула изобретениУстройство адресации пам ти, содержащее блок управлени , счетчик адреса, два регистра и мультиплексор , причем первый и второй входы блока управлени подключены соответственно к входам прерывани и про должени режима считывани устройства , выходы блока управлени с первого по четвертый подключены соответствен- но к выходу управлени записью-считыванием устройства, синхровходу счетчика адреса, управл ющему входу мультиплексора и к синхровходу первого регистра, вход адреса записи устройства подключен к первому информационному входу мультиплексора, выход которого подключен к информационному входу регистра адреса, отличающеес тем, что, с целью упрощени , выход второго регистра адреса подключен к информационному входу счетчика адреса, выход которого подключен к адресному выходу устройства и к информационному входу первого регистра, выход которого подключен к второму информационному входу мультиплексора .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874326404A SU1494007A1 (ru) | 1987-11-09 | 1987-11-09 | Устройство адресации пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874326404A SU1494007A1 (ru) | 1987-11-09 | 1987-11-09 | Устройство адресации пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1494007A1 true SU1494007A1 (ru) | 1989-07-15 |
Family
ID=21335546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874326404A SU1494007A1 (ru) | 1987-11-09 | 1987-11-09 | Устройство адресации пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1494007A1 (ru) |
-
1987
- 1987-11-09 SU SU874326404A patent/SU1494007A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № I149272, кл. G Об F 12/00, 1983. Авторское свидетельство СССР № 809182, кл. G 06 F 9/06, 1981. 2 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1494007A1 (ru) | Устройство адресации пам ти | |
SU1695289A1 (ru) | Устройство дл вычислени непрерывно-логических функций | |
SU1485255A1 (ru) | Устройство для адресации буферной памяти | |
SU1317486A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1367042A1 (ru) | Посто нное запоминающее устройство | |
SU1309028A1 (ru) | Устройство дл обнаружени ошибок в коде " @ из @ | |
SU1183979A1 (ru) | Устройство для сбора информации о работе процессора | |
SU1647574A1 (ru) | Устройство дл коррекции программ | |
SU1587517A1 (ru) | Устройство дл адресации буферной пам ти | |
SU1509871A1 (ru) | Устройство дл сортировки информации | |
SU1471223A1 (ru) | Цифровое устройство задержки | |
SU1282141A1 (ru) | Буферное запоминающее устройство | |
SU1589282A1 (ru) | Контроллер пам ти | |
SU1347097A1 (ru) | Запоминающее устройство с коррекцией программы | |
SU1187207A1 (ru) | Устройство дл магнитной записи | |
SU489124A1 (ru) | Устройство дл регистрации информации | |
SU1689964A1 (ru) | Устройство сопр жени видеоконтроллера и процессора через общую пам ть | |
SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
SU1661754A1 (ru) | Устройство дл определени экстремальных чисел | |
SU640300A1 (ru) | Устройство дл хранени и преобразовани информации | |
SU1198564A1 (ru) | Устройство дл записи информации в оперативную пам ть | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1478249A1 (ru) | Устройство дл индикации | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU1283760A1 (ru) | Устройство дл управлени микропроцессорной системой |