SU731592A1 - Распределитель импульсов - Google Patents
Распределитель импульсов Download PDFInfo
- Publication number
- SU731592A1 SU731592A1 SU782575016A SU2575016A SU731592A1 SU 731592 A1 SU731592 A1 SU 731592A1 SU 782575016 A SU782575016 A SU 782575016A SU 2575016 A SU2575016 A SU 2575016A SU 731592 A1 SU731592 A1 SU 731592A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- outputs
- signals
- decoder
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
1
Изобретение относпте к вычислительно технике и нредназиачено дл иолучепи сигналов, разнесенных во временн и ироетранетве .
Известен распределитель, построенный н;: 5 кол1-)Цевом сдвиговом регистре е иерекрестными св з ми (ечетчик Джонсона) |1.
Недостатком распределител вл етс иереход в нерабочее еосто ние ири сбое,кроме того, па выходах дешифратора ypoBneii Ю возможно по влепие ложпых сигналов.
Известен раснределитель сигналов, содержащий ечетчик и дентпфратор, выход младшего разр да счетчика соединен с входом младшего разр да деолгфратора, выхо- 15 ды старших разр дов соединены с в.ходами старших разр дов дешифратора |2|.
Недостатком этого раепределител вл етс наличие на выходных дешифратора ложиых сигналов прп переходе счетчика в 20 другое состо нпе.
С целью устрапени ложиых сигналов на выходах дешиф)ратора в распределитель, содержании счетчик и дешифратор, выход младшего разр да счетчика еоединеп свхо- 25 дом младшего разр да дешифратора, выходы старших разр дов ечетч1п а соединены е первой группой входов старших разр дов дешифратора, введен регистр пам ти, динамический вход записи которого соеди- 30
ней с выходом младшего разр да счетчика, 15ЫХОДЫ старших разр дов которого подключены к информациоииым входам регилра , соединенного )5ыхода.ми с втоpoii гр иио;1 входов старшнх разр дов деи ифрато}1а .
На фиг. 1 иоказана функциональна схема распределител импульсов.
Схе.ма содержпт входную шппу 1, счетчик 2, регистр 3 пам ти с динамическим входом за 1:1си, дешифратор 4, груииу о выходных шин.
Временна днаграмма работы устройства на 16 выходов изображена на фиг. 2,где СИ-входные синхроимпульсы, Oi и ui - снгналы на пр мом и инверсном выходах младшего разр да ечетчика, «о, at, as - сигпалы на пр мых выходах етарших разр дов счетчика; Ь2, Ь, Ь$ - сигналы на пр .мых выходах регистра пам тн; do-dis - выходные снгналы распределител (сигналы иа выходах дешифратора).
Раецредел ггель работает следующим образом .
Входпые синхроимпульсы СИ, поступаюшие на вход счетч 1ка, измен ют его состо ни , причем перенос в старшпе (второй и последующий) разр ды счетчика осуществл етс ио заднему фроиту еигнала с ир моJO выхода .младшего разр да счетчика. По
заднему фронту сигнала с выхода младшего разр да счетчика производитс запись текущего состо ни старших разр дов счетчика в регистр пам ти, благодар чему состо ни регистра пам ти повтор ют состо ни старших разр дов счетчика с задержкой на один такт входных синхроимпульсов .
На выходы дешифратора, выдсл юшие четные выходные сигналы (do, d-2, d, ..., dio, di2, du), поступают сигналы с инверсного выхода младшего разр да счетчика и с выходов регистра пам ти. На входЕ) дешифратора , выдел юшпе нечетные выходные имнульсы (di, dz, rfs, -., df, ..., d) ностунают сигналы с пр мого выхода младшего разр да счетчика и с выходов старших разр дов счетчика. Благодар этому переходные нроцессы дл каждой нз двух грунн дешифратора (четной и нечетной) происход т в паузах между разрешенными состо ни ми младшего разр да счетчнка, вследствне чего по вление на выходах устройства ложных сигналов исключено.
Claims (2)
1.Авторское свидетельство ° 356768, кл. Н ОЗК 17/62, 1972.
2.Гзукреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М., 1975, с. 276,
рнс. 6-И (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782575016A SU731592A1 (ru) | 1978-02-01 | 1978-02-01 | Распределитель импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782575016A SU731592A1 (ru) | 1978-02-01 | 1978-02-01 | Распределитель импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU731592A1 true SU731592A1 (ru) | 1980-04-30 |
Family
ID=20746819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782575016A SU731592A1 (ru) | 1978-02-01 | 1978-02-01 | Распределитель импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU731592A1 (ru) |
-
1978
- 1978-02-01 SU SU782575016A patent/SU731592A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU731592A1 (ru) | Распределитель импульсов | |
SU1376083A1 (ru) | Генератор потоков случайных событий | |
SU1080165A1 (ru) | Устройство дл считывани информации | |
RU2075829C1 (ru) | Преобразователь частоты в код | |
SU1621062A1 (ru) | Устройство дл считывани графической информации | |
SU822175A2 (ru) | Преобразователь последовательногоКОдА B пАРАллЕльНый | |
SU746503A1 (ru) | Устройство дл определени максимального числа | |
SU1290536A1 (ru) | Устройство дл преобразовани числа из системы остаточных классов в позиционный код | |
SU1013942A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU871325A2 (ru) | Селектор импульсов | |
SU533930A1 (ru) | Частотно-импульсный функциональный преобразователь | |
SU746901A1 (ru) | Селектор импульсов | |
SU1591025A1 (ru) | Устройство для управления выборкой блоков памяти | |
SU1265795A1 (ru) | Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару | |
SU630625A1 (ru) | Устройство дл ввода информации | |
SU961151A1 (ru) | Недвоичный синхронный счетчик | |
SU913359A1 (ru) | Устройство для сопряжения 1 | |
SU1290304A1 (ru) | Устройство дл умножени | |
SU1283789A2 (ru) | Цифровое устройство дл вычислени тригонометрических коэффициентов | |
SU1736005A1 (ru) | Устройство дл преобразовани кода | |
SU1399724A1 (ru) | Устройство дл ввода информации | |
SU1091150A1 (ru) | Устройство дл ввода информации | |
SU732882A1 (ru) | Устройство дл решени дифференциальных уравнений | |
SU1151945A1 (ru) | Устройство дл ввода информации | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности |