SU1283789A2

SU1283789A2 - Цифровое устройство дл вычислени тригонометрических коэффициентов

Info

Publication number: SU1283789A2
Application number: SU853931284A
Authority: SU
Inventors: Игорь Владимирович Федоров; Андрей Анатольевич Пономаренко; Ольга Игоревна Синицына; Евгений Семенович Дмитриевский
Original assignee: Ленинградский Институт Авиационного Приборостроения
Priority date: 1985-07-17
Filing date: 1985-07-17
Publication date: 1987-01-15

Abstract

Изобретение относитс к области , вычислительной техники, в частности к устройствам дл исследовани частотной характеристики случайных сигналов с измен ющейс во времени спектральной плотностью. Цель изобретени - расширение функциональных возможностей за счет вычислени коэффициентов Фурье дл случайных сигналов с измен ющейс во времени спектральной плотностью. Поставленна цель достигаетс за счет того, что цифровое устройство дл вычислени тригонометрических коэффициентов содержит сдвиговый регистр, два дешифратора, блок управлени , два счетчика,блок элементов И, накапливающий сумматор, блок формировани синуса, три элемента И, элемент задержки, блок посто нной пам ти, арифметический блок, два коммутатора, блок пам ти, счетчик адреса, синхронизатор, блок пам ти коэффициентов, блок индикации и аналого-цифровой преобразователь с соответствующими св з ми между узлами устройства. 3 ил. Изобретение вл етс дополнительным к авт.св. № 792261. i (Л

Description

ISD

00

;о

ГЧ)

11283789

Изобретение относитс к вычислительной технике, в частности к устройствам дл исследовани частотной характеристики случайных сигналов с измен ющейс во времени спектральной плотностью, и вл етс дополнительным к основному авт.св. № 792261.

Цель изобретени - расширение функциональных возможностей за счет вычислени коэффициентов Фурье дл 0 случайных сигналов с измен ющейс во времени спектральной плотностью.

На фиг.1 представлена структурна схема устройства; на фиг.2 - струксхемных элементов вновь введенных блоков. На первом этапе рабо г-ы блок посто нной пам ти 15 переходит в состо ние С; алфавита состо ний пам ти и одновременно вырабатываетс последовательность единичных сигналов LJ, 1, 1

Единичный сигнал

Ij обнул ет счетчик тактов, а единичный сигнал обнул ет счетчик 27 синхронизатора 21, единичный сигнал 1 обнул ет счетчик 30 счетчика адреса 20. На следующем такте работы блок посто нной пам ти 15 переходит в состо ние С„ алфавита состо ний

турна схема .синхронизатора;на фиг.3 5 пам ти и одновременно вырабатываетструктурна схема счетчика адреса.

Устройство (фиг.1) содержит сдвиговый регистр .15 дешифратор 2, блок управлени 3, дешифратор 4, счетчики 5 и 6, блок 7 элементов И, накапливающий сумматор 8, блок 9 формировани синуса элементы И 10-12,блок сравнени 13, элемент задержки 14, блок посто нной пам ти 15, арифметический блок 16, коммутаторы 17 и 18, блок пам ти 19j счетчик адреса 20, синхронизатор 2-1, блок пам ти коэффициентов 22, выходы реальной и мнимой частей результата устройства 23, аналого-цифровой преобразователь 24,

Синхронизатор (фиг.2) содерлшт счетчик 25, генератор тактовых I-IM- пульсов 26f счетчик 27, элемент И 28.

Счетчик адреса (фиг.З) содергшт дешифратор 29, двоичный счетчик 30,

Работа устройства осьт1г,ествл етс в два этапа.

На первом этапе происходит работа устройства как и в известном, В результате в блоке формировани синуса 9 формируютс матрицы тригонометри- ческих коэффициентов ТК (), элементами которых вл ютс соответственно значение синусов и косинусов в дискретные моменты времени Т.

На в-тором этапе происходит работа блоков 5 описанных в отличительной части формулы изобратени . Работа этих блоков управл етс блоком посто нной пам ти 15,

Блок посто нной пам ти 15 перед началом работы устанавливают в исходное состо ние алфавита состо ний пам ти GO, Работа блока посто нной пам ти 15 синхронизируетс тактрвым генератором блока, тактовые импуль- сы которого определ ютс максимально воэможньм временем срабатывани

схемных элементов вновь введенных блоков. На первом этапе рабо г-ы блок посто нной пам ти 15 переходит в состо ние С; алфавита состо ний пам ти и одновременно вырабатываетс последовательность единичных сигналов LJ, 1, 1

Единичный сигнал

с последовательность единичных сигналов 1. и , которые обнул ют узлы арифметического блока 16. На следующем такте работы блок гюсто н- ной пам ти 15 переходит в состо ние С алфавита состо ни пам ти при условии , что содержимое счетчика 27 синхронизатора 21 не равно L и вы25

рабатываютс единичные сигналы I

12

0

5

0

5

0

5

и I , поступающие на управл юшди вход синхронизатора 21. В результате генератор 26 вырабатывает единичный импульс по единичному сигналу -1 , который увеличивает содержимое счетчика тактов 25 и по разрешаюш.ему единичному сигналу содержимое счетчика 27 на единицу. Кроме того, единичный импульс с выхода синхронизатора 21 поступает на тактовый вход аналого-цифрового преобразовател 24 и разрешает его работу. В результате на выходе аналого-цифрового преобразовател 24 по вл етс двоичный код, соответствующий величине случайного сигнала X(t) и поступающего на первый информационный вход коммутатора 18. В противном случае, если содержимое счетчика 27 синхронизатора 21 равно L, происходит переход блока посто нной пам ти 15 в состо ние С алфавита состо ни пам ти , единичный 1, не .вырабатываетс и увеличиваетс на единицу лишь содержимое счетчика тактов 25. На следующем такте работы блок посто нной пам ти 15 переходит в состо ние Сс

алфавита состо ни пам ти, вырабатываетс единичный сигнал , поступающий на вход синхронизации счетчика ад,реса 20. При этом значение счетчика 27 с выхода синхронизатора 21 поступает на вход синхронизации сметчика адреса 20, на выходе которого по вл етс значение адреса . На следующем такте работы блок посто нной Пам ти 15 переходит в состо ние Cg. алфавита .состо ни пам ти , если значение признака начала работы равно нулю и вырабатываетс единичный сигнал 1 , поступающий на управл ющий вход блока пам ти 19, на адресном входе которого имеетс значение адреса, поступающее с выхода счетчика адреса 20.

На следующем такте работы блок посто нной пам ти 15 переходит в состо ние С алфавита состо ний пам ти и вырабатываетс единичный сигнал

у

поступающий на синхронизирующий вход счетчика адреса 20 и уменьщаю- щий содержимое счетчика 30 на единицу . На следующем такте работы блока посто нной пам ти 15 происходит переход в состо ние Cg алфавита состо ний пам ти при условии, что содержимое счетчика 30 не равно нулю.

В противном случае блок посто нной пам ти 15 переходит в состо ние Cg алфавита состо ний пам ти и вырабатываетс единичный сигнал Ig, поступающий на синхронизирующий вхо счетчика адреса 20 и увеличивающий содержимое счетчика 30 на единицу. |В результате на выходе счетчика адреса 20 по вл етс адрес блока пам ти 19.

Если признак начала работы равен единице и сдвиг информации в бло- ке пам ти 19 не- происходит и из состо ни Cj алфавита состо ни пам ти блок посто нной пам ти 15 переходит в состо ние С. На следующем такте работы блок посто нной пам ти 15 переходит в состо ние Со алфави

та состо ни пам ти и одновременно вырабатываютс единичные сигналы 1 и Ig, поступающие на направл ющие входы первого 17 и второго 18 коммут а- торов. В результате соответствующие значени тригонометрических коэффициентов с выходов блоков 9 формировани синусов через коммутатор 17 поступает соответственно на входы арифметического блока 16, на другие входы которого поступает через коммутатор 18 двоичный код значени . случайного си;-нала в момент времени I, определ емый счетчиком тактов 25 синхронизатора 21 с выхода аналого- цифрового преобразовател 24. На следующем такте блок посто нной пам ти 15 переходит в состо ние С ал

фавита состо ни пам ти и вырабатываетс единичный сигнал 1,; , поступающий на вход синхронизации арифметического блока 16 и разрешающий работу блока.

В результате происходит вычисление новых значений элементов массивов

Y,(I) Х(1) cos (1-К) и (1)

XCI) sin (- 1К )

на следующем такте работы блок посто нной пам ти 15 переходит в состо ние С, алфавита состо ни пам ти и одновременно вырабатываютс единичные сигналы Ij и 1,.

Единичный сигнал 1 поступает на вход синхронизации арифметического блока 16. Единичный сигнал 1 поступает на управл ющий вход блока пам ти 19, на адресном входе которого существует значение адреса,поступающее с выхода счетчика 20. На следующем такте блок посто нной пам ти 15 переходит в состо ние С алфавита состо ни пам ти и вырабатывает- с единичный сигнал , поступающий на вход синхронизации счетчика адреса 20. В результате значение счетчика 27 с выхода синхронизации 21 поступает на вход счетчика адреса 20 и записываетс в счетчик 30. На следующем такте блок посто нной пам ти

15 переходит в состо ние С алфавиа состо ни пам ти и одновременно

1О 2О

Единичные сигналы I-j и Гц, поступают на управл ющие входы коммутаторов 17 и 18 соответственно, а еди- ничный сигнал - на управл ющий

вход блока пам ти коэффициентов 22. В результате значение весового коэффициента , определ емое адресом, формируемым счетчиком 30 счетчика адреса 20, поступает через информационный вход коммутатора 17 на входы

арифметического блока 16, а соответ- ствзтощие значени элементов массивов Yj и YI через информационные входы коммутатора 18 - на другие входы

арифметического блока 16. На следующем такте блок посто нной пам ти 15 переходит в состо ние С алфавита состо ний пам ти и вырабатываетс единичный сигнал Ii5 , поступающий

на вход синхронизации арифметического блока 16 и разрешающий его работу . В результате происходит вычисление слагаемых YI(I). h (I-r) и Yj (I) h (l-z). На следующем такте блок посто нной пам ти 15 переходит в состо ние алфавита состо ни пам ти и вырабатываетс единичный сигнал 1, поступающий на вход синхронизации арифметического блока 16. На следующем такте блок посто нной пам ти -15 переходит в состо ние Cjg алфавита состо ни пам ти и вырабатываетс единичный сигнал I

17

постуностей за счет вычислени коэффициентов Фурье дл случайных сигналов с измен ющейс во времени спектральной плотностью, в него введены синхронизатор , счетчик адреса, блок пам ти коэффициентов, первый и второй коммутаторы, арифметический блок-блок пам ти, блок посто нной пам ти и аналого-цифровой преобразователь,выход которого подключен к первому информационному входу первого коммутатора , первый и второй выходы которого подключены к входам соответственно реальной и мнимой частей операнда

пающий на синхронизирующий вход ариф- 15 арифметического блока, выходы реальетического блока и разрешающий его аботу. В результате происходит наопление частных сумм вида

У(I)-h (I-r) и Yg(I)h (I-r) . a следующем такте блок посто нной ам ти 15 переходит в состо ние С, лфавита состо ний пам ти и вырабатываетс единичный сигнал Ij, поступающий на вход синхронизации счетчика адреса 20 и уменьшающий содеримое счетчика 30 на единицу. На следующем такте блок посто нной пам ти 15 переходит в состо ние Су алфавита состо ний пам ти в случае, если содержимое счетчика 30 счетчика адреса 20 равно нулю и вырабатываетс единичный сигнал окончани вычислений. В результате на выходе устройства 23 с выходов арифметического блока 16 поступают соответственно значени коэффициентов Фурье a(Wj I) и b(wil). В противном случае,, если содержимое счетчика 30 счетчика адреса 20 не равно нулю, происход т описанные выще вычисле- ни .

Если вс последовательность дискретов случайного сигнала Х(1) исследована , признак окончани равен единице в синхронизаторе 21, работа устройства заканчиваетс , в противном случае из состо ни алфавита состо ни лам ти происходит переход в состо ние Cg и процесс вычислений повтор етс .

Claims

Формула изобретени

Цифровое устройство дл вычислени тригонометрических коэффициентов по авт.св. № 792261, отличающеес тем, что, с целью расширени функциональных возмож

ностей за счет вычислени коэффициентов Фурье дл случайных сигналов с измен ющейс во времени спектральной плотностью, в него введены синхронизатор , счетчик адреса, блок пам ти коэффициентов, первый и второй коммутаторы, арифметический блок-блок пам ти, блок посто нной пам ти и аналого-цифровой преобразователь,выход которого подключен к первому информационному входу первого коммутатора , первый и второй выходы которого подключены к входам соответственно реальной и мнимой частей операнда

ной и мнимой частей результата которого вл ютс выходами соответственно реальной и мнимой частей результата устройства и подключены к инфор- мационным входам . соответствЬнно реальной и мнимой частей операнда блока пам ти , информационные выходы реальной и мнимой частей операнда которого подключены соответственно к второму и третьему информационным входам первого коммутатора, четвертый информационный вход которого объединен с адресными входами блока пам ти и блока пам ти коэффициентов и подключен к

первому информационному выходу счетчика адреса, второй информационный выход которого подключен к адресному входу блока посто нной пам ти, выход которого подключен к адресным

входам блока пам ти и блока пам ти коэффициентов, первого и второго коммутаторов , входам синхронизации счетчик адреса, арифметического блока, входу запуска синхронизатора, :1-й

(,п, п - разр дность) и (п+1)-й выходы которого подключены соответственно к установочному входу :1-го разр да счетчика адреса и тактовому входу аналого-цифрового преобразовател , информационный вход которого вл етс информационным входом уст- t ройства, выход блока пам ти коэффициентов подключен к первому информационному входу второго коммутатора,

первый и второй выходы которого подключены к входам соответственно реальной и мнимой частей коэффиц)1ента арифметического блока, а второй и третий информационные входы второго

коммутатора подключены к выходам со-, ответственно косинусной и синусной част м коэффициента блока формз ро- вани синуса.

Фиг.1

.2