SU970706A1 - Счетное устройство - Google Patents
Счетное устройство Download PDFInfo
- Publication number
- SU970706A1 SU970706A1 SU813268157A SU3268157A SU970706A1 SU 970706 A1 SU970706 A1 SU 970706A1 SU 813268157 A SU813268157 A SU 813268157A SU 3268157 A SU3268157 A SU 3268157A SU 970706 A1 SU970706 A1 SU 970706A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- bit
- counting
- Prior art date
Links
Description
1
Изобретение относитс к импульсной технике и может быть использовано в делител х частоты и цифровых фазовращател х .
Известен счетчик импульсов, содержащий последовательно включенные счетные разр ды lj.
Недостатком такого устройства вл етс малое быстродействие.
Известен также более быстродействующий счетчик импульсов, содержащий каскадно соединенные счетные устройства , каждое из которых состоит из двоичного счетчика, счетный вход которого вл етс входом соответствующего счетного устройства, и асе, кроме последнего, содержат элемент совпадени , своими первыми входами подключенный к соответствующим выходам разр дов двоичного счетчика .
Недостаток этого счетчика заключаетс в малом быстродействии.
Цель изобретени - повышение быстродействи .
Поставленна цель достигаетс тем, что в счетное устройство, содержащее каскадно соединенные разр ды, каждый из которых состоит из двоичного счетчика , счетный вход которого вл етс входом соответствующего разр да, и все, кроме последнего, содержат элемент совпадени , своими входами подключенный к соответствующим входам двоичного счетчика, в каждый, кроме
10 последнего, разр д введен D -триггер, выход которого вл етс выходом соответствующего разр да. С-вход подключен к входной шине, а 0-вход - к выходу элемента совпадени данного и к
5 дополнительному входу элемента совпадени последующего разр да.
На фиг. 1 приведена функциональна 2Q схема предлагаемого счетного устройства , на фиг. 2 - временные диаграммы , характеризующие его работу.
Счетное устройсти содержит каскадно соединенные разр ды ), каждый из которых состоит из двоичного счетчика 2, элемента 3 совпадени и D, Триг гера k. Вход 5 двоичного счетчика вл етс входом, а выход б D -триггера - выходом соответствующего разр да. Выходы двоичного счетчика подключены к входам 7 элемента совпадени , выход 8 ко торого подключен к D-входу триггера и к дополнительному входу 9 элемента совпадени последующего разр да. Первым входом счетного устройства вл ет с вход 5 первого разр да, а вторым входом 10 - объединенные С-входы D триггеров всех разр дов. На первый 5 и второй 10 входы счётчика импульсов подаетс соответственно пр ма (а) и инверсна непрерывна (б) последовательности импульсов (фиг. 2). На фиг. 2 изображены потенциалы на выходе 8 элемента 3 совпадени (в) и на выходе 6 D -триггера (г). Счетчик импульсов работает следующим образом. , Допустим, что переходом, вызывающим изменение состо ни счетчика 2 импульсов каждого разр да 1, вл етс переход от высокого уровн к низкому, а переходом, вызывающим изменение состо ни DI триггера, переход от низко го потенциала к высокому. При поступлении непрерывной последовательности импульсов на первый вход 5 первого разр да по 2 - 1-му импуль су все разр ды двоичного счетчика 2 устанавливаютс в единичное состо ние что соответствует по влению выходного сигнала на выходе 8 элемента 3 совпадени (t на фиг. 2в). Этот сигнал поступает на D-вход триггера. Однако вследствие имеющейс задержки между моментами по влени сигнала на D-BXOде и С-входе триггера последний не из мен ет своего состо ни . Следующий, 2 -и импульс вызывает обнуление всех разр дов двоичного счетчика 2 первого разр да и одновременно переключает триггер , что вызывает по вление счет ного импульса на входе 5 последующего счетного устройства (t, на фиг. 2г). По 2 +1-му импульсу вследствие прекращени действи сигнала на D-входе триг гера k последний возвращаетс в исходное состо ние. Далее процесс повтор етс до тех пор, пока все разр ды двоичного счетчика 2 второго разр да не установ тс в единичное состо ние. Сигнал на D-входе триггера k второго разр да по витс , когда нар ду с высокими потенциалами, подаваемыми на первые входы элемента 3 совпадени второго разр да, на его дополнительный вход 9 также поступит высокий потенциал с выхода элемента 3 совпадени первого разр да, т. е. по () -1-му счетному импульсу. Тогда, следующий 2 счетный импульс вызовет одновременное срабатывание Dтриггера k первого и второго разр дов, т,е. одновременное формирование сигнала переноса на второе и третьесчетные устройства. Таким образом, предлагаемый счетчик импульсов обладает повышенным по сравнению с прототипом быстродействием вследствие одновременного формировани сигналов переноса на все счетные устройства. ФopмyJ a изобретени Счетное устройство, содержащее каскадно соединенные разр ды, каждый из которых состоит из двоичного счетчика, счетный вход которого вл етс входом соответствующего разр да, и все, кроме последнего, содержат элемент совпадени , входы которого подключены к соответствующим выходам двоичного счетчика, отличающеес тем, что, с целью Повышени быстродействи , в каждый, кроме последнего, разр д введен D -триггер, выход которого вл етс выходом соответствующего разр да , С-вход подключен к входной шине, а О-вход - к выходу элемента совпадени данного разр да и к дополнительному входу элемента совпадени последующего разр да. Источники информации, прин тые во внимание при экспертизе 1.Справочник по радиоэлектронным устройствам. Под ред, Д. П. Линде, т. 1 , с. til, рис. t-ieS, М., Энерги , 1978. 2.Потемкин И. С. Функциональные узлы на -потенциальных элементах, М., Энерги , 1976, с. 71, рис. 51 (прототип ) .
4Е
Т
IT:
.1
10
а П П П П П П П П
П П
Claims (1)
- Формула изобретенияСчетное устройство, содержащее каскадно соединенные разряды, каждый из которых состоит из двоичного счетчика, счетный вход которого является входом соответствующего разряда, и все, кроме последнего, содержат элемент совпадения, входы которого подключены к соответствующим выходам двоичного счетчика, отличающееся тем, что, с целью повышения быстродействия, в каждый, кроме последнего, разряд введен D^-триггер, выход которого является выходом соответствующего разряда, С-вход подключен к входной шине, а D-вход - к выходу элемента совпадения данного разряда и к дополнительному входу элемента совпадения последующего разряда.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813268157A SU970706A1 (ru) | 1981-04-03 | 1981-04-03 | Счетное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813268157A SU970706A1 (ru) | 1981-04-03 | 1981-04-03 | Счетное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU970706A1 true SU970706A1 (ru) | 1982-10-30 |
Family
ID=20950584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813268157A SU970706A1 (ru) | 1981-04-03 | 1981-04-03 | Счетное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU970706A1 (ru) |
-
1981
- 1981-04-03 SU SU813268157A patent/SU970706A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU970706A1 (ru) | Счетное устройство | |
US4016560A (en) | Fractional binary to decimal converter | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU782164A1 (ru) | Дес тичный счетчик | |
SU653746A1 (ru) | Двоичный счетчик импульсов | |
SU799148A1 (ru) | Счетчик с последовательным переносом | |
SU1171784A1 (ru) | Умножитель | |
SU643870A1 (ru) | Арифметическое устройство параллельного действи | |
SU1190501A1 (ru) | Устройство дл синхронизации импульсов | |
SU546937A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент | |
SU1529444A1 (ru) | Двоичный счетчик | |
SU463978A1 (ru) | Многоканальный дискретный коррел тор | |
SU436352A1 (ru) | УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов | |
SU1683006A1 (ru) | Устройство дл делени на два последовательных кода "золотой" пропорции | |
SU1372245A1 (ru) | Цифровой частотомер | |
SU1198749A1 (ru) | Многовходовый счетчик | |
SU1013942A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU1150758A1 (ru) | Двоичный счетчик | |
SU1120321A1 (ru) | Устройство дл извлечени корн седьмой степени | |
SU585608A1 (ru) | Делитель частоты | |
SU813416A2 (ru) | Параллельный накапливающий сумматор | |
SU708513A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
RU1837291C (ru) | Многоканальный сигнатурный анализатор | |
SU834928A1 (ru) | Счетчик с коэффициентом пересчета2 +1 | |
SU1275469A1 (ru) | Устройство дл определени дисперсии |