SU1683006A1 - Устройство дл делени на два последовательных кода "золотой" пропорции - Google Patents

Устройство дл делени на два последовательных кода "золотой" пропорции Download PDF

Info

Publication number
SU1683006A1
SU1683006A1 SU894646618A SU4646618A SU1683006A1 SU 1683006 A1 SU1683006 A1 SU 1683006A1 SU 894646618 A SU894646618 A SU 894646618A SU 4646618 A SU4646618 A SU 4646618A SU 1683006 A1 SU1683006 A1 SU 1683006A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
trigger
signal
Prior art date
Application number
SU894646618A
Other languages
English (en)
Inventor
Владимир Андреевич Лужецкий
Александр Иванович Черняк
Виктор Петрович Малиночка
Александр Евстигнеевич Андреев
Original Assignee
Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института filed Critical Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института
Priority to SU894646618A priority Critical patent/SU1683006A1/ru
Application granted granted Critical
Publication of SU1683006A1 publication Critical patent/SU1683006A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Устройство дл  делени  на два последовательных кода золотой пропорции относитс  к вычислительной технике и может быть использовано дл  построени  специализированных вычислительных устройств. Цель изобретени  - сокращение аппаратурных затрат. Устройство дл  делени  на два кода золотой пропорции содержит вход 1 делимого, вход 2 синхронизации, вход 3 начальной установки, первый элемент НЕ 4, первый и второй элементы И 5 и 6, первый элемент ИЛИ 7, второй элемент Н Е 8, третий и четвертый элементы И 9 и 10, элемент ИЛИ-НЕ 11, второй элемент ИЛИ 12, триггеры 13,14, выход 15 частного. 1 табл., 1 ил.

Description

fe
О 00 СО О О
о
Изобретение относитс  к вычислительной технике и может быть использовано дл  делени  кодов золотой пропорции в специализированных вычислительных устройствах .
Цель изобретени  - уменьшение аппаратурных затрат устройства.
Ни чертеже приведена функциональна  схема устройства дл  делени  на два последовательных кода золотой пропорции.
Устройство содержит вход 1 делимого, предназначенный дл  подачи последовательного кода числа, вход 2 синхронизации, предназначенный дл  подачи тактирующего синхроимпульса дл  работы устройства, входЗ начальной установки, предназначенный дл  начальной установки триггеров, элемент НЕ 4, предназначенный дл  формировани  инверсного последовательного кода числа, элементы И 5, 6, элемент ИЛИ 7. элемент НЕ 8, элементы И 9, 10, элемент ИЛИ-НЕ 11 предназначенные дл  формировани  промежуточного значени  результата , элемент ИЛИ 12, предназначенный дл  формировани  промежуточного значени  результата, триггеры 13, 14, предназначенные дл  запоминани  промежуточного значени  результата, выход 15 частного, предназначенный дл  вывода значений разр дов частного.
Кодом золотой пропорции называетс  представление любого действительного числа в виде
П
&
rfleCiE{0,1},
d -i-  степень числа золотой пропорции.
Сущность и физическа  возможность делени  на два последовательных кодов золотой пропорции, поступающих со старших разр дов, заключаютс  в следующем .
В коде золотой пропорции между весами разр дов существует следующее соотношение:
.2
При получении значени  1-го разр да производитс  его развертка в младшие разр ды . Если в (Ы)-м разр де находитс  единица и в него происходит развертка единицы с 1-го разр да, то получаетс  наложение двух единиц в одном разр де. В этом случае в (Ы)-м разр де результата делени  последовательного кода на два будет единичное значение. С приходом единичного значени  (1-2)-го разр да, если в него была развертка единицы из предыдущего разр да , в (1-2)-м разр де будет единичное значение , в противном случае производитс 
развертка иЗ (1-2)-го разр да в младшие разр ды .
Таким образом, за п тактов происходит деление на два последовательного п-разр дного кода, поступающего старшими разр дами вперед.
Устройство работает следующим образом .
На вход 3 начальной установки подает0 с  единичный импульс, который устанавли- ваеттриггеры 13,14 в нулевое состо ние, На вход 1 делимого поступает последовательный код делимого 100101100, начина  со старших разр дов,
5 С приходом единичного старшего разр да на выходах элементов И 5, 6 формируетс  нулевой сигнал, который, поступа  на входы элемента ИЛИ 7, удерживает его а нулевом состо нии. Сигнал логического О
0 с выхода элемента ИЛИ 7 поступает на второй вход элемента И 10 и удерживает его в нулевом состо нии. Нулевой сигнал с пр мого выхода триггера 13 поступает на первый вход элемента И 9 и поддерживает его
5 в нулевом состо нии. Нулевой сигнал с выходов элементов И 9, 10 поступает на соответствующие входы элемента ИЛИ-НЕ 11, вследствие чего на выходе этого элемента формируетс  сигнал логической 1, кото0 рый по приходе синхроимпульса записываетс  в триггер 13. Вследствие наличи  на обоих входах элемента ИЛИ 12 сигналов логического О на выходе устройства поддерживаетс  уровень логического О.
5 С приходом следующего разр да (нулевого ) на выходе элемента И 5 удерживаетс  сигнал логического О, а на выходе элемента И 6 формируетс  сигнал логической 1, вследствие действи  которого на выходе
0 элемента ИЛИ 7 формируетс  сигнал логической 1, С выхода элемента ИЛИ 17 он поступает на второй вход элемента И 10, на первый вход которого поступает нулевой сигнал с инверсного выхода триггера 13.
5 Вследствие действи  этих сигналов на выходе элемента И 10 поддерживаетс  уровень логического О. Единичный сигнал с выхода элемента ИЛИ 7 поступает на вход элемента НЕ 8, инвертируетс  и нулевым сигналом
0 поступает на второй вход элемента И 9, вследствие действи  которого на выходе элемента И 9 удерживаетс  сигнал логического О. Наличие нулевых сигналов на входах элемента ИЛИ 12 обуславливает
5 нулевое значение результата. Нулевые сигналы с выходов элементов И 9,10 поступают на соответствующие входы элемента ИЛИ- НЕ 11, вследствие их действи  на выходе элемента ИЛИ-НЕ 11 формируетс  сигнал логической 1, который с приходом синхроимпульса записываетс  в трип ер 13, апред- ыдуща  информаци  (единичный уровень) с выхода триггера 13 переписываетс  в триггер 14.
С приходом третьего разр да (ноль) по- следовательного кода золотой пропорции на выходе элемента И 6 формируетс  нулевой сигнал, который поступает на второй вход элемента ИЛИ 7, на первый вход поступает также рулевой сигнал с выхода элемен- та И 5. Вследствие наличи  на входах элемента ИЛИ 7 этих сигналов на выходе формируетс  нулевой сигнал, который поступает на второй вход элемента И 9. На первый вход элемента И 9 поступает еди- ничный сигнал с пр мого выхода триггера 13. Таким образом, на входы элемента И 9 поступают единичные сигналы, вследствие действи  которых на выходе элемента И 9 формируетс  единичный сигнал. Этот еди- ничный сигнал через элемент ИЛИ 12 поступает на выход 15 устройства. Это есть перва  значаща  цифра частного. Единич- ный сигнал с выхода элемента И 9 поступает на первый вход элемента ИЛИ-НЕ 11 на второй вход которого поступает нулевой сигнал с выхода элемента И 10. Вследствие действи  этих сигналов на выходе элемента ИЛИ-НЕ 11 формируетс  сигнал логического О. С приходом третьего синхронизиру- ющего импульса единичный сигнал с григгера 13 переписываетс  в триггер 14, а нулевой сигнал с выхода элемента ИЛИ-НЕ 11 переписываетс  в триггер 13. Дальнейша  работа устройства представлена в таб- лице.

Claims (1)

  1. Формула изобретени  Устройство дл  делени  на два последовательных кода золотой пропорции, содержащее четыре элемента И, два элемента ИЛИ, два триггера и первый элемент НЕ, причем вход делимого устройства соединен с входом первого элемента НЕ и первым входом первого элемента И, второй вход которого соединен с пр мым выходом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента НЕ, выходы первого и второго элементов И соединены с первым и вторым входами соответственно первого элемента ИЛИ, пр мой и инверсный выходы второго триггера соединены с первыми входами третьего и четвертого элементов И соответственно , выход третьего элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен с выходом частного устройства, синхровход устройства соединен с синхровходами первого и второго триггеров, вход начальной установки устройства соединен с входами установки в ноль первого и второго триггеров, отличающеес  тем, что, с целью сокращени  аппаратурных затрат, в него введены второй элемент НЕ и элемент ИЛИ-НЕ, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входом четвертого элемента И и входом второго элемента НЕ, выход которого соединен с вторым входом третьего элемента И, выходы третьего и четвертого элементов ИЛИ соединены с первым и вторым входами соответственно элемента ИЛИ-НЕ, выход которого соединен с информационным входом второго триггера, пр мой выход которого соединен с информационным входом первого триггера.
SU894646618A 1989-02-03 1989-02-03 Устройство дл делени на два последовательных кода "золотой" пропорции SU1683006A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894646618A SU1683006A1 (ru) 1989-02-03 1989-02-03 Устройство дл делени на два последовательных кода "золотой" пропорции

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894646618A SU1683006A1 (ru) 1989-02-03 1989-02-03 Устройство дл делени на два последовательных кода "золотой" пропорции

Publications (1)

Publication Number Publication Date
SU1683006A1 true SU1683006A1 (ru) 1991-10-07

Family

ID=21426989

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894646618A SU1683006A1 (ru) 1989-02-03 1989-02-03 Устройство дл делени на два последовательных кода "золотой" пропорции

Country Status (1)

Country Link
SU (1) SU1683006A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1552175, кл. G 06 F 7/49, 1988. Авторское свидетельство СССР № 1485231,кл. G 06 F 7/49T1987. *

Similar Documents

Publication Publication Date Title
SU1683006A1 (ru) Устройство дл делени на два последовательных кода "золотой" пропорции
JPS56106421A (en) Constant ratio delay circuit
SU667966A1 (ru) Устройство дл сравнени чисел
SU1190501A1 (ru) Устройство дл синхронизации импульсов
SU1045398A1 (ru) Устройство выбора К из П
JPS54109590A (en) Sequence control information generating circuit
KR910008966A (ko) 수평 동기 펄스 측정 회로
JPS55132157A (en) Frame-synchronous pattern detecting circuit
SU970706A1 (ru) Счетное устройство
SU585608A1 (ru) Делитель частоты
SU1394458A1 (ru) Устройство дл приема информации в частотном коде
JPS6490611A (en) Waveform generator
SU576574A1 (ru) Устройство дл перебора сочетаний
SU1488825A1 (ru) Изобретение относится к автоматике и вычислительной технике и может быть использовано
SU1283789A2 (ru) Цифровое устройство дл вычислени тригонометрических коэффициентов
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1649531A1 (ru) Устройство поиска числа
SU1160563A1 (ru) Устройство для счета импульсов
SU1539973A1 (ru) Формирователь импульсных последовательностей
SU1113840A1 (ru) Устройство дл формировани символов
SU1177910A1 (ru) Устройство для формирования четверично-кодированных последовательностей
SU1543401A1 (ru) Цифровой функциональный преобразователь
SU896759A1 (ru) Формирователь импульсов
SU1545326A1 (ru) Дешифратор врем -импульсных кодов