SU1120321A1 - Устройство дл извлечени корн седьмой степени - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ СЕДЬМОЙ СТЕПЕНИ, содержащее первый, второй и третий управл емые делители частоты, первый формироваг тель импульсов, элемент ИЛИ, счетчик, . первый триггер, первый элемент И, первый вход которого соединен с информационным входом устройства, второй вход первого элемента И соединен с выходом первого триггера, выход первого элемента И соединен со счетным входом счетчика, отличающеес  тем, что, с целью сокраще-. НИН аппаратурных затрат, оно содержит второй триггер, второй элемент И, второй формирователь импульсов, делитель на четырнадцать, нака11пиваю1ций сумматор, информационный вход устройства соединен с первым входом второго элемента И и входом второго формировател  импульсов, выход которого соединен с информационным входом первого ущЬавл емого делител  частоты, выход которого соединен с информационньш входом второго управл емого делител  частоты, выход которого .соединен с первым входом второго триггера, выход которого соединен с вторым входом второго элемента И, выход которогб соединен с первым входом элемента ИЛИ и информационным входом делител  на четырнадцать, выход которого соединен с информационным входом третьего управл емого делител  частоты, выход которого соединен с первым входом первого триггера, второй вход котЬрого соединен с входами начальной в установки делител  на четырнадцать . и третьего управл емого делител  частоты, выходом первого формировател  импульсов, входом записи накапливакицего сумматора и вторым входом элемента ИЛИ, выход которого соединен с вторым входом второго триггера и входами начальной установГО ки первого и второго управл емых делителей частоты, управл ющие входы коо торых соединены с управл ющими вхо00 to . дами третьего управл емого делител  частоты и разр дными выходами .накаппивающего сумматора, разр дные входы которого соединены с разр дными Ю1ходами счетчика и выходом результата в параллельном коде устройства , выход первого элемента И соединен с входом первого формировател  импульсов и  вп етс  выходом результа-. та в последова.тельном коде устройства,

Description

1 Изобретение относитс  к цифровой вычислительной технике и может найт применение в аппаратурной реализаци операции выполнени  корн  седьмой, степени в управл к цих и вычислитель ных системах, а также в генераторах сложных сигналов, измен ющихс  по определенному закону. Известно устройство дл  извлечени  корн  п той степени, содержащ три формировател  импульсов, два де лител  частоты, управл емые делител частоты, накапливакшр1й сумматор, элементы И и элемент задержки. Устройство имеет относительно высокое быстродействие и позвол ет выделить из импульсной последовательности импульсы, соответствуюп1ие п , где п Однако это устройство не имеет во можности извлечени  корн  седьмой степени. Наиболее близким к изобретению  вл етс  устройство дл  извлечени  корн  N-й степени, содержащее схему сравнени , группу элементов И, блок управлени  и регистр результата, группу управл емых делителей частоты управл емый делитель частоты, эле .мёнт ИШ, формирователь импульса, а блок управлени  содержит счетчик, триггер, элемент И и реверсивньш счетчик, счетный вход которого соединен с выходом элемента И, первый вход которого соединен со счетным входом счетчика, входом, управл емого делител  частоты, входом первого управл емого делител  частоты группы и выходом генератора импульсов, разр дные выходы р.еверсивного счетчика соединены соответственно с разр дными входами регистра результата и управл кмдими входами всех управл еьых делителей частоты группы, выход каждого управл емого делител  частоты группы соединен с информационным входом следующего управл емого делител  частоты группы и первым входом соответствующего элемента И группы, второй вход каждого из которых соединен с соответствующим разр дным входом показател  степени устройства, выходы элементов И группы соединены с входами элемента ИЛИ выход которого соединен с первым вхо цом схемы сравнени , второй вход которой соединен с выходом управл емого делител  частоты, входом управле1 ки  счетчика и установочным входом триггера, вход сброса которого соединен с выходом переполнени  счетчика , разр дные входы которого соединены с выходами .старших разр дов реверсивного счетчика, вход выбора режима работы которого соединен с первым выходом схемы сравнени , второй выход которой соединен с вторым уходом элемента И и входом формировател  импульса, выход которого соединен с тактовым входом регистра результата, третий выход элемента И соединен с выходом триггера , вход аргумента устройства - с управл ющими входами управл емого делител  частоты. Устройство в режиме извлечени  корн  седьмой степени содержит семь управл емых делителей частоты, число всех остальных, элементов не зависит от показател  степени Сз. Недостатком известного устройства  вл ютс  большие аппаратурные 3 атр аты. Цель изобретени  - сокращение аппаратурных затрат. Поставленна  цель достигаетс  тем, что устройство дл  извлечени  корн  седьмой степени, содержащее первый, второй и третий управл емые делители частоты, первый формирователь импульсов, элемент ИЛИ, счетчик, первый триггер, первый элемент И, первый вход которого соединен с информационным входом устройства, второй вход - с выходом первого триггера, а выход - со счетным входом счетчика, содержит второй триггер, второй элемент И, второй формирователь импульсов, делитель на четырнадцать, накапливающий сумматор 5 информационный вход устройства соединен с первым входом второго элемента И и входбн второго формировател  импульсов, выход, которого соединен с информационным входом первого управл емого делител  частоты, выход которого соединен с информшдионным ходом второго управл емого делител  частоты, выход которого соединен с первым входом второго триггера, выход которого соединен вторым вхоом второго элемента И, выход которого соединен с первым входом элемента ШШ и информационным входом делител  на четырнадцать, выход которого соединен с информационным

3.11

входом третьего управл емого делител  частоты, выход которого соединен с первым входом первого триггера , второй вход которого соединен с входами начальной установки делител  на четырнадцать и третьего управл емого делител  частоты, выходом первого формировател  импульсов , входом записи накапливающего сумматора и вторым входом элемента ИЛИ, выход которого соединен с вторым входом второго триггера и входами начальной установки первого и второго управл емых делителей частоты , управл к цие входы которых соединены с управл ющими входами третьего упр.авл емого делител  частоты и разр дными выходами накапливающего сумматора, разр дные входы которого соединены с разр дными выходами счетчика и выходом результата в параллельном коде устройства, выход первого элемента И соединен с входом первого формировател  импульсов и  вл етс  выходом результата в последовательном коде устройства.

На фиг. 1 показана функциональна  схема предлагаемого устройства извлечени  корн  седьмой степени; ka фиг. 2 - схема управл емого дели гел  с коэффициентом делени  2к+2,

Устройство содержит формирователь 1 импульсов, первьш управл емый делитель 2 частоты, триггер 3, управл емый делитель 4, элемент И 5, элемент ИЛИ 6, накапливающий сумматор 7, делитель 8 на четырнадцать., счетчик 9, триггер 10, третий управл емый делитель 11, элемент И 12, формирователь 13 импульсов, информационный вход 14, выход 15 в параплельном коде и выход 16 в последовательном коде устройства.

Нестандартньш первый управл емый делитель 2 (фиг.2) с коэффициентом делени  2k-t-2, где k - число на выходе сумматора 7, содержит управл емый делитель 17, триггер 18 элемент И 19, формирователь 20 импульсов и элемент ИЛИ 21.

Управл емьй делитель работает

следующим образом.

В исходном состо нии все разр ды управл емого делител  17 и триггер 13 установлены в нулевое состо ние. Первый импульс,поступающий на вход разрешени  записи управ .л емого делител  17, записывает коэффициент делени  равным 2к+1,

1 -4

так как управл ющие входы ()-х разр дов его соединены с п-ми разр дными выходами накапливающего сумматора 7 ( умножение на два ), а управл ющий вход первого разр да имеет потенциал логической единицы (прибавление единицы), следовательно, он пропускает на свой выход (2k+l)-й импульс, который поступает на вход установки в 1 триггера 17 и устанавливает его в единичное состо ние. При этом элемент И 19 открываетс  и пропускает следующий импульс из входной последовательности первого управл емого делител  2 - (2k+l)-ft. Этот импульс записывает прежний коэф (|ициент делени  управл емого делител  17 и устанавливает триггер 18 в нулевое состо ние. Таким образом, первый управл еизй делитеЛь 2 .2 имеет коэффициент делени  2k+2.

В основу алгоритма работы устройства положено итерационное выражение , полученное после соответствующих преобразований

п- - (п-1) 7п (п-1) {п(п-1) п(п-1) -ь 2 + 1 1,(1)

где г, 1 ,2,3

Если учесть, что произведение п(п-1)/2  вл етс  суммой (n-l)-x членов арифметической прогрессии . вида а а + . при ,; 1.

т.е.

то можно записать

п-1 Г п-1 Г h-J 1 1 (n-t) 2X 7i 2Х i гХ U2 N-1+1

1 L J J

ли

или

(2n-1 Г Г1-1 r n-1 1 1

HlUH) iUX i 2 14-2 L - J J

Пусть , тогда итерационное выражение (2) может быть использог вано дл  построени  устройства, осуществл 1дщего вычисление , где - цела  часть числа.

Устройство работает следукнцим образом.

В исходном состо нии все разр ды счетчика 9 первого 2, второго А и третьего I1 управл емых делителей и накапливающего сумматора 7 установлены в нулевое состо ние. Триггер ,3 установлаи в нулевое состо ние, а триггер 10 - в единичное.

На выходе триггера 10 и на первом входе элемента И 12 - единичный уро .вень. Первый входной импульс положительной пол рности проходит на выход 16 через элемент И 12 и поступает на счетный вход счетчика 9, записыва  в него I, и на вход формировател  13 импульсов. Импульс, сформированньп { по спаду входного, поступает на вход разрешени  приема информации в накап- tO ливающий сумматор 7, в котором записываетс  1 (), на вход разрешени  записи третьего управл емого делител  11, коэффициент делени  ко;торого становитс  равным единице, и -через элемент ИПИ 6 на входы разреше ни  записи первого 2 и второго 4 упр л емых делителей, коэффициенты делени  которых станов тс  равными четы рем и двум соответственно, на вход установки нулевого состо ни  второго триггера 10 и делител  8 на четырнадцать . Формирователь 13 импульсов по сп ду входного импульса служит в качест ве временной задержки, равной длител ности входного импульса, необходимо дл  работы счетчика 9 и накапливающего сумматора 7. На входах триггеров 3 и 10 - нулевые .уровни, элементы И 5 и 12 закрыты . Импульсы, сформированные по спаду входных импульсов устройст ва формирователем 1, поступают на счетный вход первого управл емого делител  2 с коэффициентом делени  2к+2 (к - число на выходе накапливающего сумматора 7), в данном случае равным четырем, следовательно, первый управл емый делитель пропускает на свой выход каждый четвертый из своих входных импульсов, которые поступают на счетный вход второго управл емого делител  4 с коэффициен том делени  два, который пропускает на свой выход только второй из своих входных импульсов или дев тый из входной импульсной последовательности , поступающей на тактовый вход устройства. Этот импульс поступает на вход установки в 1 триггера 3 и устанавливает его в единичное состо ние . При этом элемент И 5 открываетс  и пропускает следующий импуль дес тый из входной импульсной последовательности , который поступает на вход делител  8 на четырнадцать, счи тающий его по спаду своим первым

входным, и через элемент ИЛИ 6 на входы разрешени  записи первого 2 и второго 4 управл емых делителей, записыва  в них прежние (четыре и два соответственно ) коэффициенты делени  и устанавливает триггер 3 в нулевое состо ние. При этом цикл счета (вход устройства 14 - выход первого элемента И 5) продолжаетс  четырнадцать раз и, следовательно. делитель 8 на четырнадцать пропускает на свой выход четырнадцатый входной импульс или сто двадцать седьмой из входной импульсной последовательности (1+9 14 127). Этот импульс проходит через третий управл емый делитель I1 с коэффициентом делени  один и поступает на вход установки в I триггера 10, устанавлива  его в единичное состо ние. При этом элемент И 12 открываетс  и пропускает на выход 16 устройства следующий импульс из входной импульсной последовательности , пор дковый номер которого сто двадцать восьмой. Формирователь 1 импульсов по спаду входных импуЛьсов служит в качестве временной задержки на длительность входного импульса дл  того , чтобы на выход элемента И 5 не проходили две последовательности импульсов (например, дев тый и дес тый или восемнадцатый и дев тнадцатый и т.д. ). Таким образом, в соответствии со структурой выражени  ( 2 ) счетчик 9 совместно с накапливающим сумматором 7 осуществл ет вычислени  чпеНОВ ,21. i , третий управл емый делитель 1t совместно с делителем 8 на четырнадцать осуществл ет вычислени  I4 1, первый 2 и второй 4 , - . управл емые делители триггером 3 и элементов И 5 осуществл ют вычисГ п г -J лени  ( 2Z- i 2.2-i + 2 +1 , L i i L inJ J a триггер 10 совместно с элементом И 12 пропускают только те импульсы входной последовательности, номера которых представл ют значени  седьмой степени целого числа. Результаты вычислени  снимаютс  в виде число-импульсного кода с выхода 16 устройства, в виде параллельного двоичного кода - с выхода 15 устройства . В предлагаемом устройстве выходные импульсы равны по длительности входным и дл  обеспечени  работы устройства без сбоев необходимо, чтобы период следовани  импульсов входной последовательности удовлетвор л равенству ) где Т.) - максимальное врем  задерж ки распространени  исполь емых логических элементов И (5-12); врем  задержки накапливающего сумматора; f SnpAсуммарное врем  задержки распространени  первого и второго управл емых делителей (2 и 4); врем  задержки счетчика 9 Таким образом, введение делител  на четырнадцать, триггера, элемента И, формировател  импульсов и накапливающего сумматора позвол ет сократить аппаратурные затраты на четыре управл емых делител  частоты , схему.сравнени , счетчик и группу элементов И.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

   КОРНЯ СЕДЬМОЙ СТЕПЕНИ, содержащее первый, второй и третий управляемые делители частоты, первый формироват тель импульсов, элемент ИЛИ, счетчик, . первый триггер, первый элемент И, первый вход которого соединен с информационным входом устройства, второй вход первого элемента И соединен с выходом первого триггера, выход первого элемента И соединен со счетным входом счетчика, отличающееся тем, что, с целью сокраще-. ния аппаратурных затрат, оно содер-’ жит второй триггер, второй элемент И, второй формирователь импульсов, делитель на четырнадцать, накапливающий сумматор, информационный вход устройства соединен с первым входом второго элемента И и входом второго формирователя импульсов, выход которого соединен с информационным входом первого управляемого делителя .частоты, выход которого соединен с информационным входом второго управляемого делителя частоты, выход которого соединен с первым входом второго триггера, выход которого соединен с вторым входом второго элемента И, выход которогб соединен с первым входом элемента ИЛИ и информационным входом делителя на четырнадцать, выход которого соединен с информационным входом третьего управляемого делителя частоты, выход которого соединен с первым входом первого триггера, второй вход κοτόрого соединен с входами начальной g установки делителя на четырнадцать .' и третьего управляемого делителя частоты, выходом первого формирователя импульсов, входом записи накапливающего сумматора и вторым входом элемента ИЛИ, выход которого соединен с вторым входом второго триггера и входами начальной установки первого и второго управляемых делителей частоты, управляющие входы которых соединены с управляющими вхо,дами третьего управляемого делителя частоты и разрядными выходами накапливающего сумматора, разрядные' входы которого соединены с разряд ными выходами счетчика и выходом результата в параллельном коде устройства, выход первого элемента И соединен с входом первого формирователя импульсов и является выходом результа-.

   та в последова.тельном коде устройства.

   I I 2032 I