SU1304016A1 - Устройство дл определени наименьшего общего кратного чисел - Google Patents

Устройство дл определени наименьшего общего кратного чисел Download PDF

Info

Publication number
SU1304016A1
SU1304016A1 SU853945601A SU3945601A SU1304016A1 SU 1304016 A1 SU1304016 A1 SU 1304016A1 SU 853945601 A SU853945601 A SU 853945601A SU 3945601 A SU3945601 A SU 3945601A SU 1304016 A1 SU1304016 A1 SU 1304016A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
inputs
controlled frequency
Prior art date
Application number
SU853945601A
Other languages
English (en)
Inventor
Виталий Алексеевич Чистяков
Сергей Евгеньевич Бессарабов
Original Assignee
Предприятие П/Я А-7182
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7182 filed Critical Предприятие П/Я А-7182
Priority to SU853945601A priority Critical patent/SU1304016A1/ru
Application granted granted Critical
Publication of SU1304016A1 publication Critical patent/SU1304016A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве контрольного прибора при изучении теории чисел. Цель изобретени  - повьшение надежности. Предлагаемое устройство содержит генератор 1 тактовых импульсов, п управл емых делителей 2 частоты, триггер 3, счетчик 4, два элемента И 5, 6, элемент НЕ 7, регистр 8, группу из п элементов И 9, две группы из п элементов ИЛИ 10, 11 кажда , п установочных входов 12, п управл ющих входов 13, пусковую шину 14 и выходную шину 15 с соответствующими св з ми . Каждый из п управл емых делителей 2 частоты содержит элемент И16, два элемента ИЛИ 17, 18, триггер 19, элемент НЕ 20, элемент И 21, счет-:; чик 22 и группу из п элементов И 23 с соответствующими св з ми. Устройство осуществл ет суммирование на счетчике результатов тактовых импульсов генератора до числа, значение которого соответствует общему кратному чисел, формируемых п управл емыми делител ми частоты с различными коэффициентами делени . 1 ил. i (Л со о 4 О 05

Description

1
Изобретение относитс  к вычислительной технике и может быть использовано в качестве контрольного прибора при изучении теории чисел.
Цель изобретени  - повышение надежности устройства.
На чертеже представлена функциональна  схема устройства.
Устройство дл  определени  наи
;меньшего общего кратного чисел содер-fo информационными входами регистра 8, жит генератор 1 тактовых импульсов, разр дные выходы которого соединены п управл емых делителей 2 частоты, соответственно с разр дами выходной триггер 3, счетчик 4 результата, первый и второй элементы И 5 6, элешины 15 устройства, вход разрешени  записи регистра 8 соединен со счетным
J5 входом триггера 3 и с выходом элемента И 6, входы которого соединены с выходами элементов ИЛИ 11 группы, первые входы которых соединены соответственно с информационными выхомент НЕ 7, регистр 8, rpyrfny из п элементов И 9, первую и вторую группы из п элементов ИЛИ 10, 11, п ус- тановочных входов 12 управл емых делителей 2 частоты, п управл ющих входов 13, пусковой вход 14, выходную 20 Дами управл емых делителей 2 часто- шину 15, каждый из п управл емых де- ты, вторые входы элементов ИЛИ 11
группы соединены соответственно с выходами элементов И 9 группы, первые входы которых соединены соответ- 25 ственно с первыми входами элементов ИЛИ 10 группы и с управл ющими входами 13 устройства, пр мые выходы контрол  коэффициента делени  управл емых делителей 2 частоты соединены вход которого соединен с первым вхо 30 соответйтвенно с вторыми входами эле- дом элемента И 16 и с информационным ментов ИЛИ 10 группы, выходы которых
лителей 2 частоты содержит первый элемент И 16, первый и второй элементы ИЛИ 17, 18, триггер 19, элемент НЕ 20, второй элемент И 21, счетчик 22 и группу из п элементов И 23, первые входы которых соединены соответственно с инверсными разр дными выходами счетчика 22, счетный
входом управл емого делител  2 частоты , установочные входы 12 соединены соответственно с вторыми входами элементов И 23 группы и с входами элемента ИЛИ 18, выход которого соединен с первым входом элемента И 21, с входом элемента НЕ 20, пр мым выходом контрол  коэффициента и с входом установки в ноль триггера 19, инверсный выход которого соединен с вторым{ входом элемента И 21, выход которого соединен с входом сброса счетчика 22, выходы элементов И 23 группы соединены с первыми п входами элемента ИЛИ 17, (п+1)-й вход которого соединен с выходом элемента
НЕ 20, и с инверсным выходом контрол  коэффициента делени , а выход элемента ИЛИ 17 соединен с входом уста- новки в единицу триггера 19, пр мой выход которого соединен с информационным выходом управл емого делител  2 частоты и с вторым входом элемента И 16, выход которого соединен со 55 РУппы, элементов И 5 и 6, выходах счетным входом триггера 19, третий счетчика 24, регистра 8 и шине 15 вход элемента И 21 соединен с управ- присутствуют нулевые уровни. В дели- л ющим входом управл емого делите- . тел х частоты нулевые уровни присут- л  2 частоты. Выход генератора 1 так- ствуют на выходах элементов И 21,
товых импульсов устройства соединен с информационнь1ми входами управл емых делителей 2 .частоты и со счетным входом счетчика 4 результата, вход сброса которого соединен с выходом элемента НЕ 7 и с управл ющими входами п управл емых делителей 2 частоты, разр дные выходы счетчика 4 результата соединены соответственно
информационными входами регистра 8, разр дные выходы которого соединены соответственно с разр дами выходной
шины 15 устройства, вход разрешени  записи регистра 8 соединен со счетным
входом триггера 3 и с выходом элемента И 6, входы которого соединены с выходами элементов ИЛИ 11 группы, первые входы которых соединены соответственно с информационными выхоДами управл емых делителей 2 часто- ты, вторые входы элементов ИЛИ 11
0
0
соединены с первыми входами элемента И 5, (п+1)-й вход которого соединен с пр мым выходом триггера 3, вход , сброса которого соединен с выходом элемента И 5, инверсные выходы контрол  коэффициента делени  управл емых делителей 2 частоты соединены соответственно с вторыми входами элементов И 9 группы, вход элемента НЕ 7 соединен с инверсным выходом триггера 3, вход установки в единицу которого соединен с пусковым входом 14 устройства.
Устройство работает следующим образом.
В исходном состо нии на входе 14 сигнал отсутствует, на входах 12, 13-1, ..., 13-п, пр мом выходе триггера 3, выходе элемента НЕ 7, пр мых выходах контрол  коэффициента делани  делителей 2 частоты, выходах элементов ИЛИ 10 группы, элементов И 9 группы, делителей 2, элементов ИЛИ 11
5
w
J5
ИЛИ 18, И 23 и 16, а также на пр мом выходе триггера 19. На выходе генератора 1 - тактовые импульсы. На остальных выходах - единичные уровни. Делители 2. частоты блокируютс  нулевым состо нием триггера 3 и нуле- вьми кодами чисел на установочных входах 12. Перед началом работы на установочные входы 12 необходимо занести коды чисел, отличные от нулевых , наименьшее общее кратное которых необходимо.определить. Поступившие коды чисел, отличные от нулевых, на входах 12 производ т в делител х 2 частоты внутреннюю разблокировку. При этом хот  бы на одном выходе элемента И 23 каждого делител  по вл етс  единичный уровень. Единичные уровни по вл ютс  на выходе элемента ИЛИ 18 и пр мом выходе контрол  козф-20 сопределени  наименьшего общего крат- фициента делени , а нулевые уровни ного и чисел выделилс  на выходной на выходе элемента НЕ 20 и инверсном шине 15. По заднему фронту импульса выходе контрол  коэффициента делени  делителей 2 частоты. Единичные пр мые уровни пр мых выходов контрол  коэффициентов делени  делителей 2 . частоты проход т через элементы ИЛИ 10 группы на входы элемента И 5о Устройство находитс  в ждущем режиме. При поступлении пускового сигнала на зо Устройство позвол ет исключать любой вход 14 на выходе триггера 3 устанав- делитель 2-i. Дл  этого необходимо ливаетс  единичньй уровень, который проходит через элемент И 5 на вход сброса триггера 3, разреша  триггеру 3 установитьс  в единичное состо ние . При этом на его инверсном выходе по вл етс  нулевой уровень, который инвертируетс  элементом НЕ 7 и производит разблокировку делителей 2 частоты и счетчика 4. Импульсы генератора 1 начинают просчитыватьс  делител ми 2 частоты и счетчиком 4. При этом работа делител  2-i происходит следующим образом. Счетчик 22 просчитывает импульсы генератора 1. Просчет производитс  по переднему фронту каждого поступающего импульса до тех пор,пока в счетчике 22 не установитс  код, равный коду входов
50
тановку его в нулевое состо ние. По нулевому состо нию счетчика 22 на выходах элементов И 23 и ИЛИ 17 формируютс  единичные уровни. По концу импульса генератора 1, при котором сформировалс  выходной импульс, на выходе элемента И 16 формируетс  перепад с единичного уровн  на нулевой по которому триггер 19 возвращаетс  в нулевое состо ние. Делители 2 частоты будут просчитывать импульсы генератора 1 до тех пор, пока на выходах всех делителей одновременно сформируютс  импульсы. Эти импульсы проход т через элементы ИЛИ 11 группы и элемент И 6. При этом по переднему фро нту импульса выхода элемента И 6 в регистр 8 переписываетс  содержимое счетчика 4, т.е. результат
выхода элемента И 6 триггер 3 возвращаетс  в нулевое состо ние. Счетчи- 25 ки 22 делителей 2 частоты и счетчики 4 также устанавливаютс  в нулевое состо ние и блокируютс  нулевым уровнем выхода элемента НЕ 7. Очередной пусковой сигнал повтор ет процесс.
12-i. При этом на выходах элементов И 23 устанавливаютс  нулевые уровни, которые проход т через элемент ИЛИ 17 нулевым уровнем и устанавливают триггер 19 в единичное состо ние, формиру  на информа13;ионном выходе делите- л  2-i выходной импульс. Нулевой уровень инверсного выхода триггера 19 проходит через элемент И 21 на вход сброса счетчика 22 и производит усна вход 12-i подать нулевой код, а на соответствующий вход 13-i - единичный уровень. Нулевой код произво35 дит блокировку делител  2-i, формиру  на пр мом выходе контрол  коэффициента делени  и информационном выходе нулевые уровни, .а на инверсном выходе контрол  коэффициента де40 лени  - единичньш уровень, который , проходит через элементы И 9-i и ИЛИ 11-i групп на вход элемента И 6 единичным уровнем, разреша  тем самым работу остальным делител м. Еди45 ничный уровень входа 13-i также проходит через элемент ИЛИ 10-i группы на вход элемента И 5, не блокиру , а разреша  работу устройства.
Таким образом, введение в устройство новых элементов и св зей позвол ет повысить надежность его работы за счет возможности блокировки любого вышедшего из стро  делител  2-i частоты.

Claims (1)

  1. Формула изобретени 
    Устройство дл  определени  наименьшего общего кратного чисел, со
    5
    0 сопределени  наименьшего общего крат- ного и чисел выделилс  на выходной шине 15. По заднему фронту импульса о Устройство позвол ет исключать любой делитель 2-i. Дл  этого необходимо
    тановку его в нулевое состо ние. По нулевому состо нию счетчика 22 на выходах элементов И 23 и ИЛИ 17 формируютс  единичные уровни. По концу импульса генератора 1, при котором сформировалс  выходной импульс, на выходе элемента И 16 формируетс  перепад с единичного уровн  на нулевой, по которому триггер 19 возвращаетс  в нулевое состо ние. Делители 2 частоты будут просчитывать импульсы генератора 1 до тех пор, пока на выходах всех делителей одновременно сформируютс  импульсы. Эти импульсы проход т через элементы ИЛИ 11 группы и элемент И 6. При этом по переднему фро нту импульса выхода элемента И 6 в регистр 8 переписываетс  содержимое счетчика 4, т.е. результат
    определени  наименьшего общего крат- ного и чисел выделилс  на выходной шине 15. По заднему фронту импульса Устройство позвол ет исключать любой делитель 2-i. Дл  этого необходимо
    выхода элемента И 6 триггер 3 возвращаетс  в нулевое состо ние. Счетчи- ки 22 делителей 2 частоты и счетчики 4 также устанавливаютс  в нулевое состо ние и блокируютс  нулевым уровнем выхода элемента НЕ 7. Очередной пусковой сигнал повтор ет процесс.
    определени  наименьшего общего крат- ного и чисел выделилс  на выходной шине 15. По заднему фронту импульса Устройство позвол ет исключать любой делитель 2-i. Дл  этого необходимо
    на вход 12-i подать нулевой код, а на соответствующий вход 13-i - единичный уровень. Нулевой код производит блокировку делител  2-i, формиру  на пр мом выходе контрол  коэффициента делени  и информационном выходе нулевые уровни, .а на инверсном выходе контрол  коэффициента делени  - единичньш уровень, который , проходит через элементы И 9-i и ИЛИ 11-i групп на вход элемента И 6 единичным уровнем, разреша  тем самым работу остальным делител м. Единичный уровень входа 13-i также проходит через элемент ИЛИ 10-i группы на вход элемента И 5, не блокиру , а разреша  работу устройства.
    Таким образом, введение в устройство новых элементов и св зей позвол ет повысить надежность его работы за счет возможности блокировки любого вышедшего из стро  делител  2-i частоты.
    Формула изобретени 
    Устройство дл  определени  наименьшего общего кратного чисел, со513
    держащее генератор тактовых импульсов , триггер, счетчик результата, ; первый и второй -элемент И и п управл емых делителей частоты (п - количество чисел),каждый из которых со- держит группу элементов И, триггер, два элемента И, элемент НЕ, два элемента ИЛИ, двоичный счетчик, инверсные выходы которого соединены соответственно с первыми входами элемен- ,тов И группы.управл емого делител , вторые входь которых соединены с установочными входами управл емого делител  частоты, а выходы элементов И группы управл емого делител  частоты соединены с входами первого элемента ИЛИ управл емого делител  частоты, выход которого соединен с входом установки в 1 триггера управл емого делител  частоты, пр мой выход кото- .рого соединен с информационньм выхо- :дом управл емого делител  частоты и с первым входом первого элемента И управл емого делител  частоты, инверсный выход триггера управл емого делител  частоты соединен с первым входом второго элемента И управл емого делител  частоты, выход которого соединен с входом установки в О счетЧика управл емого делител  часто- ты, счетньй вход которого соединен с информационным входом управл емого делител  частоты и с вторым входом первого элемента И управл емого делител  частоты, выход которого соеди- ней со счетным входом триггера управл емого делител  частоты, вход установки в О которого соединен с входом элемента НЕ управл емого делител  частоты, вторым входом второго элемента И управл емого делител  частоты , выходом второго элемента ИЛИ и пр мым выходом контрол  коэффициента делени  управл емого делител  частоты, входы второго элемента ИЛИ управл емого делител  частоты соединены с установочными входами управл емого делител  частоты, управл ющий вход которого соединен с третьим входом второго элемента И управл емого делител  частоты, а выход элемента НЕ управл емого делител  частоты соединен с входом первого элемента ИЛИ управл емого делител  частоты и с
    ВНИИПИ Заказ 1312/49 Тираж 673 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4 .
    66
    инверсным выходом контрол  коэффициента делени  управл емого делител  частоты, причем информационные входы управл емых делителей частоты устройства соединены со счетным входом счетчика результата, выход первого элемента И соединен с входом установки в Q триггера, вход установки в 1 которого соединен с пусковым входом устройства, отличающеес  тем, что, с целью повьшени  надежности, в него введены группа из п элементов И, перва  и втора  группы из п элементов ИЛИ, элемент НЕ и регистр, причем выход генератора тактовых импульсов соединен со счетным входом счетчика результата, разр дные выходы которого соединены соответственно с информационными входами регистра, выход второго элемента И соединен со счетным входом триггера и с входом разрет ни  записи регистра , разр дные выходы которого соединены соответственно с разр дами выходной шины устройства, инверсный выход триггера соединен с входом элемента НЕ, выход которого соединен с входом сброса счетчика результата и с управл ющими входами п управл емых делителей частоты, информационные выходы которых соединены соответст-. венно с первыми входами п элементов ИЛИ первой группы, выходы которых соединены с входами второго элемента И, инверсшле выходы контрол  коэффициента делени  п управл емых делителей частоты соединены соответственно с первьп и входами п элементов И группы, выходы которых соединены соответственно с вторыми входами п элементов ИЛИ первой группы, пр мые выходы контрол  коэффициента делени  п управл емых делителей частотй соединены соответственно с первыми входами п элементов ИЛИ второй группы, выходы которых соединены с входами с первого по п-й первого элемента И, (п+1)-й вход которого соединен с пр мым выходом триггера, вторые входы п элементов И группы соединены соответственно с вторыми входами п элементов ИЛИ второй группы и с и управл ющими входами устройства .
SU853945601A 1985-08-19 1985-08-19 Устройство дл определени наименьшего общего кратного чисел SU1304016A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853945601A SU1304016A1 (ru) 1985-08-19 1985-08-19 Устройство дл определени наименьшего общего кратного чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853945601A SU1304016A1 (ru) 1985-08-19 1985-08-19 Устройство дл определени наименьшего общего кратного чисел

Publications (1)

Publication Number Publication Date
SU1304016A1 true SU1304016A1 (ru) 1987-04-15

Family

ID=21194685

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853945601A SU1304016A1 (ru) 1985-08-19 1985-08-19 Устройство дл определени наименьшего общего кратного чисел

Country Status (1)

Country Link
SU (1) SU1304016A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1108439, кл. G 06 F 7/52, 1982. Авторское свидетельство СССР № 1138943, кл. Н 03 К 23/40, 1983. Авторское свидетельство СССР № 955034, кл. G 06 F 7/38, 1980. *

Similar Documents

Publication Publication Date Title
SU1304016A1 (ru) Устройство дл определени наименьшего общего кратного чисел
EP0076129A2 (en) Circuit for generating pulse waveforms with variable duty cycles
SU1444941A1 (ru) Делитель частоты следовани импульсов с регулируемой длительностью импульсов
RU2037958C1 (ru) Делитель частоты
SU1226662A1 (ru) Делитель частоты с дискретной регулировкой длительности импульсов
SU1128390A1 (ru) Делитель частоты следовани импульсов
SU1185600A1 (ru) Управляемый делитель частоты
SU953742A1 (ru) Программируемый делитель частоты
SU997255A1 (ru) Управл емый делитель частоты
SU1367153A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1120321A1 (ru) Устройство дл извлечени корн седьмой степени
SU1427389A1 (ru) Стохастический преобразователь
SU1108439A1 (ru) Устройство дл перемножени кодов
SU748878A1 (ru) Распределитель импульсов
SU1100730A1 (ru) Управл емый делитель частоты с коэффициентом делени @
SU729586A1 (ru) Устройство дл сравнени чисел
SU1287281A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1185588A2 (ru) Устройство тактовой синхронизации и выделени пачки импульсов
SU993460A1 (ru) Пересчетное устройство
SU482898A1 (ru) Делитель частоты с переменным коэффициентом делени
SU936432A1 (ru) Делитель частоты следовани импульсов с программным заданием коэффициента делени
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени
SU930641A1 (ru) Селектор импульсов по длительности
SU930626A1 (ru) Устройство дл задержки импульсов
SU1261108A1 (ru) Управл емый делитель частоты следовани импульсов