SU997255A1 - Управл емый делитель частоты - Google Patents
Управл емый делитель частоты Download PDFInfo
- Publication number
- SU997255A1 SU997255A1 SU813311526A SU3311526A SU997255A1 SU 997255 A1 SU997255 A1 SU 997255A1 SU 813311526 A SU813311526 A SU 813311526A SU 3311526 A SU3311526 A SU 3311526A SU 997255 A1 SU997255 A1 SU 997255A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- input
- counter
- frequency divider
- code
- Prior art date
Links
Description
(54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ
Изобретение относитс к импульс- НОЙ технике и может быть использовано в измерительной цифровой аппаратуре и в устройствах с программным управлением дл измерени .временных параметров электронных узлов.
Известен управл емый делитель частоты , содержащий входную шину,. двоичный счетчик на.триггерах, вентили, подключенные к шинам кода управлени , элемент ИЛИ, шину Остановки двоичного счетчика в единичное состо ние, соединенную с выходом элемента ИЛИ, один из входов, которого соединен со входом двоичного счетчикаul.
Недостатком известного устройст- ва вл етс функциональна ненадежность , св занна с тем, что при включении ус,тройства триггеры счетчийа могут устанавливатьс в любое из двух состо ний случайным образом, первый входной импульс может не соответствовать: коду, установленному на входных шинах управлени , вследствие чего на выходе устройства - возможно по вление лишних импульсов.
Наиболее близким по технической сущности, к изобретению вл етс устройство , содержащее генератор мпуль iCOB, выход которого соединен со счет-i
ным входом счетчика импульсов, выходы которого соединены с первыми входами элементов совпадени , вторые входы которых подключены к выходам блока пам ти с блоком набора кода, а выходы - ко входам элемента И-НЕ; выход которого подключен кустановочному входу счетчика импульсов (|2J .
Недостатком известного делител
10 частоты вл етс , низка надежность, так как в нем отсутствует возможность синхронно управл ть работой счетчика и пам тью.
Цель изобретени - повышение на15 дежности работы устройства путем синхронного управлени счетчиком и блоком пам ти.
Поставленна цель достигаетс тем, что в управл емый делитель частоты,
20 содержащий N sjFieMeHTOB совпадени элемент И-НЕ, блок пам ти, последовательно включенные генератор импульсов и счетчик импульсов, а также блок набора кода, выходы которого,
25 подключены к входам блока пам ти, выходы которого подключены к первым входам N элементов совпадени , вторые входы которых подключены к выходам счетчика импульсов, а выходьк30 . к входам элемента И-НЕ, введены ин
вертор и элемент ИЛИ, первый вход которого соединен с шиной управлени , второй вход - с выходом элемента И-НЕ а выход - с установочным входом счетчика импульсов, и входом инвертора, выход которого подключен к входу синхронизации блока пам ти.
На чертеже представлена блок-схема устройства.
Делитель частоты содержит тенера- тор 1 импульсов, счетчик 2 импульсов , N элементов Зг-1 - 3-N совпадени /блок 4 пам ти, элемент 5 И-НЕ, блок б набора кода, инвертор 7, элемент 8 ИЛИ, шину 9 управлени , , .Устройство работает следующим образом .
.В исходном состо нии на шину 9 действует потенциал логического О который через элемент 8 подаетс на установочный вход счетчика 2, поддерживает его в нулевом состо нии. Н вход синхронизации блока 4 действует разрешающий потенциал в виде логической , а на выходе устройства поддерживаетс потенциал логической 1 .
В блоке 6 программным путем набираетс код, определ ющий необходимый коэффициент делени : частоты, который записываетс в блоке 4, При поступлении на шину 9 разрешающего сигнала в виде логической , счетчик 2 деблокируетс и начинает считать импульсы, поступающие на его счетный вход от генератора 1, а на входе синхронизации блока 4 по вО
л етс потенциал логического
который запрещает перезапись информации из блока 6 в блок 4.-По мера поступлени импульсов на счетный вход счетчика 2 его код на разр дных выходах измен етс .и в элементах 3-1 - 3-N сравниваетс с кодом, поступающим из блока 4. При совпадении соответствующих кодов на всех элементах 3-1 - 3-N на выходе элемента 5 по вл етс отрицательный импульс. Элемент 8 открыт разрешающим сигналом с шины 9. отрицательный импульс с вы . хода элемента 5 через элемент 8 сбрасывает счетчик 2 в исходное состо ние и через инвертор 7 воздействует на вход синхронизации блока 4,
Возможные два случа работы делител частоты:если во врем делени частоты в блоке 6 код не изменилс счетчик 2. продолжает считать импульсы, цикл делени повтор етс и коэффициент делени частоты не мен етс ;если до формировани очередного импульса разделенной частоты код на выходах блока 6 изменилс , то данный код переписываетс в блоке 4, На разр дных выходах блока 4 по вл етс другой код, определ ющий измененный коэффициент делени частоты.
Включение, новых элементов, а именно , элемента ИЛИ и инвертора позвол ет устранить несинхронную работу счетчика 2 и блока 4, полностью устранить по вление ложных импульсов на выходе устройства, следствием чего вл етс высока достоверность результатов измерени временных параметров прове|р емых узлов.
Claims (2)
1.Ав.торское свидетельство СССР
№ 456366, кл. Н 03 К 21/36, 11.10.72.
2.Акцептованна за вка Японии 51-37862, 98 (5) С 32, 30.12.71.
8
о-
/ /7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813311526A SU997255A1 (ru) | 1981-04-08 | 1981-04-08 | Управл емый делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813311526A SU997255A1 (ru) | 1981-04-08 | 1981-04-08 | Управл емый делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU997255A1 true SU997255A1 (ru) | 1983-02-15 |
Family
ID=20966935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813311526A SU997255A1 (ru) | 1981-04-08 | 1981-04-08 | Управл емый делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU997255A1 (ru) |
-
1981
- 1981-04-08 SU SU813311526A patent/SU997255A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU997255A1 (ru) | Управл емый делитель частоты | |
SU930626A1 (ru) | Устройство дл задержки импульсов | |
SU659976A1 (ru) | Цифровой измеритель частоты | |
SU752814A1 (ru) | Многодекадное пересчетное устройство с управл емым коэффициентом пересчета | |
SU1193658A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU976503A1 (ru) | Перестраиваемый делитель частоты | |
SU547031A1 (ru) | Устройство формировани переменных временных интервалов | |
SU542336A1 (ru) | Генератор импульсов | |
SU439925A1 (ru) | Делитель частоты | |
SU841123A1 (ru) | Делитель частоты следовани импульсовС пРОгРАММНыМ упРАВлЕНиЕМ | |
SU1034162A1 (ru) | Устройство дл формировани серий импульсов | |
SU1226619A1 (ru) | Формирователь последовательности импульсов | |
SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU669361A1 (ru) | Устройство дл определени среднего гармонического значени случайного процесса | |
SU888335A1 (ru) | Цифровой фильтр | |
SU966919A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1040608A1 (ru) | Делитель частоты импульсов | |
SU864538A1 (ru) | Устройство допускового контрол | |
SU1304016A1 (ru) | Устройство дл определени наименьшего общего кратного чисел | |
SU936432A1 (ru) | Делитель частоты следовани импульсов с программным заданием коэффициента делени | |
SU1205050A1 (ru) | Устройство дл измерени абсолютного отклонени частоты | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU1495774A1 (ru) | Устройство дл формировани временных интервалов | |
SU993260A1 (ru) | Устройство дл логического управлени | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов |