SU752814A1 - Многодекадное пересчетное устройство с управл емым коэффициентом пересчета - Google Patents

Многодекадное пересчетное устройство с управл емым коэффициентом пересчета Download PDF

Info

Publication number
SU752814A1
SU752814A1 SU782659812A SU2659812A SU752814A1 SU 752814 A1 SU752814 A1 SU 752814A1 SU 782659812 A SU782659812 A SU 782659812A SU 2659812 A SU2659812 A SU 2659812A SU 752814 A1 SU752814 A1 SU 752814A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counting
decade
input
code
node
Prior art date
Application number
SU782659812A
Other languages
English (en)
Inventor
Семен Иосифович Вайнштейн
Original Assignee
Предприятие П/Я Р-6510
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6510 filed Critical Предприятие П/Я Р-6510
Priority to SU782659812A priority Critical patent/SU752814A1/ru
Application granted granted Critical
Publication of SU752814A1 publication Critical patent/SU752814A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

кода, информационные входы которого соединены с входами управлени  много декадного пересчетного устройства с управл емым коэффициентом пересчета, а выходы узла задани  кода соединены с установочными входами всех счетных декад, введены первый и второй триггер, счетные входУ которых соединены со счетным входом многодекадного пересчетного устройства с управл емым коэффициентом пересчета, инверсный выход первого триггера соединен с установочным входом второго триггера, инверсный выход которого соединен с входом запрета первого разр да первой счетной декады, выходы первых тех разр дов которой соединены с J входами первого и второго триггеров-, дополнительные J вхды которых соединены с последним выходом переключающего узла, пр мой ВЫХОД1 второго триггера соединен с дополнительным входом узла задани  кода и выходом многодекадного пересчетного устройства с управл емым коэффициентом пересчета, дополнительный вход которого соединен с. входом сброса первого триггера. Кроме того, переключающий узел содержит переключющие элементы, выход каждого из которых соединен ,с разрешающим входом последующего переключающего элемента и соответствующим выходом переключ .ающего узла, входы которого соединены с соответствую 1№1ми входами переключающих элементов.
При этом узел задани  кода со|держит элементы задани  кода, входы и выходы каждого из которых-соединены соответственно с -соответствующими информационными входами и выходами узла задани  кода, управл ющие входы которого соединены-с управл ющими входами всех элементов задани  кода, кроме первого, управл ющий вход которого соединен с дополнительным входом узла задани  кода . .
.Структурна  схема многодекадного пересчетного устройства с управл емым коэффициентом пересчета показана на чертеже.
Многодекадное пересчетное устройство с управл емым коэффициентом пересчета содержит счетчик 1, включающий счетные декады 2, счетный вход каждой из которых, кроме первой, соединен с выходом предыдущей счетной декадЬйГ, а счетный вход первой декады соединен со счетным входом 3 многодекадного пересчетного устройства которое также содержит узел 4 задани  кода, переключающий узел 5, и два триггера 6 и 7, входы переключающего узла 5 соединены с выходами всех; счетных декад 2, кроме первой, а выходы переключающего узла 5 соединены с управл ющими входами узла 4 задани  кода, информационные входы которого соединены с входами 8 управлени  многодекадного пересчетного устройства с управл емым коэффициентом пересчета, а выходы узла 4 задани  кода соединены с установочными входами всех счетных декад 2, счетные входы триггеров б и 7 соединены со счетным входом 3 многодекадного пересчетного устройства с уравл емым коэффициентом пересчета,инверсный выход первого триггера 6 соединен с установочным входом второго триггера 7, инверсный выход которого соединен с входом запрета первого разр да первой счетной декады 2, выходы первых трех разр дов которой соединены с J входами первого б и второго 7 триггеров, дополнительные J входы которых соединены с последним вы.ходом переключающего узла 5, пр мой выход второго триггера 7 соединен с дополнительным входом узла 4 задани  кода, и выходом 9 многодекадного пересчетного устройства с управл емым коэффициентом пересчета , дополнительный .вход 10 которого соединен с входом сброса первого триггера б. Переключающий узел 5 содержит-переключающие элементы 11, выход каждого из которых соединен с разрешающим входом последующего переключающего , элемента и соответствующим выходом переключающего узла, входы которого соединены с соответствующими входами переключающих элементов 11. Узел 4 задани  кода содержит элементы 12 задани  кода, входы и выходы каждого из которы-х соединены соответственно с соответствующими информационными входами и выходами узла 4 задани  кода , управл ющие входы которого соединены с управл ющими входами всех элементов 12 задани  кода, кроме, первого, управл ющий вход которого соединен с дополнительным входом узла задани  кода.
Устройство работает следующим образом .
В процессе счета происходит последовательное заполнение счетных декад 2. При достижении счетчиком 1 своего определенного конечного состо ни  вырабатываетс  сигнал, который обеспечивает срабатывание последнего (старшего) разр да переключающего элемента 11, переключающего узла 5.

Claims (2)

  1. После срабатывани  переключающего узла 5 старшего разр да осуществл етс  перезапись кода через элемент 12 задани  кода в старшую декаду счетчика 1 и одно,временно подготавливаетс  к срабатыванию переключающий элемент предыдущей счетной дека ды. При достижении N-1 счетной декадой своего выбранного конечного состо ни  срабатывает его переключающий элемент 11, вырабатываетс  сигнал, .разрешающий перезапись кода через элемент занесени  в N-1 счетную де .каду счетчика 1 н подготавливающий .элемент занесени  кода N-2 счетной декады счетчика 1 и т.д. до второй счетной декады счетчика 1 включител но . В момент занесени  кода числа в вторую счетную декаду - пусть это соответствует Р входному импульсу - на первую пару J входов триггеров 6 и 7 поступает сигнал с выхода переключающего узла 5, снима  по этим входам запрет на переключение триггеров 6 и 7 из нулевого состо ни . После прихода Р+7 счетного импульса перва  декада счетчика 1 устанавливаетс  в 7-ое состо ние и на всех J входах триггеров 6 и 7 устанавливаютс  уровни пргической единицы. Триггеры б и 7 подготавливаютс  к п реключению по импульсу, поступающему на их счетный вход. Дл  переключени  триггера 7 необходимо, кроме того, чтобы и на его установочном входе был уровень логической единицы , что соответствует четным коэффи циентам делени . Следующий Р+8 вход ной импульс устанавливает первую де каду в 8-е состо ние и переключает только триггер б, если коэффициент делени  нечетный, либо оба триггера 5 и б одновременно, если коэффициент делени  четный. Сигнал с пр мо го выхода триггера 5 разрешает пере пись кода через узел 4 задани  кода в три старших разр да первой декады а сигнал с инверсного выхода запрещает переключение м.падшего разр да нулевого состо ни  в единичное. Дл  нечетных коэффициентов этот запрет действует в течение оцногс п риода следовани  входного сигнала а дл  четных - в течение двух перио дов следовани  входного сигнала, так как триггер б заблокирован , в этом случае, в течение одного периода сле довани  входного сигнала сигналом с инверсного выхода триггера 7, Поскольку первый триггер б первого разр да счетчика и оба дополнительных триггера переключаютс  синхронно и имеют одинаковое быстродействие , то процессы, св занные с формированием сигналов запрета и соотве ственно со сн тием этих сигналов, не внос т задержек. Быстродействие устройства определ етс  быстродействием первого триггера первой декады. Формула изобретени  1. Многодекадное пересчетное устройство с управл емым.коэффициентом пересчета, содержащее счетчик, содержащий счетные декады, счетный вхо каждой из которых, кроме первой,соединен с выходом предыдущей счетной декады, а счетный вход первой декады соединен со счетным входом много :декадного пересчетного устройства, которое также содержит узел задани  кода и переключаю.щий узел, входы которого соединены с выходами всех счетных декад, кроме первой, а выходы переключающегос  узла соединены с управл ющими входами узла задани  кода , информационные входы которого соединены с входами управлени  многодекадного пересчетного устройства с управл емым коэффициентом пересчета, а выходы узла задани  кода соединены с установочными входами всех счетных декад, отличающеес  тем, что, с целью увеличени  быстродействи , в него введены первый и второй триггер, счетные входы которых соединены со счетным входом многодекадного пересчетного устройства с управл емым коэффициентом пересчета, инверсный выход первого триггера соединен с установочным входом второго триггера, инверсный выход которого соединен с входом запрета первого . разр да первой счетной декады, выхрды первых трех разр дов которой соединены с J входами первого и второго триггеров, дополнительные J входы которых соединены с последним выходом переключающего узла, пр мой выход второго триггера соединен с дополнительным входом узла задани  кода , и выходом многодекадного пересчетного устройства с управл емым ,козффициeнтo i пересчета, дополнительный вход которого соединен с входом сброса первого триггера, 2.Устройстве по пЛ, о т л и ч аю щ е е с   тем, что переключаюдий узел содержит пеоеключающие элементы выход каждого из которых соединен с разрё1: ающим входе.; исследующего переключающего элемента и соответствующим выходом переключающего узла, входы которого соединены с соответствующими входами переключающих элементов. 3,Устройство по П.1 о т л и ч а к)щ е е с   тем, что узел задани  коа содержит элементы задани  кода,йхоы и выходы каждого из которых соедиены соответственно с соответствующии информационными входагиии выходами зла задани  кода,управл ющие в5ГОды оторого соединены с управл ющими вхоами всех элементов задани  кода,кроме ервого,управл ющий вход которого соеинен с дополнительным входом узлазаани  кода, Источники информации, прин тые во внимание при экспертизе . 1. Патент США № 3518553, кл. 326-48, 1970.
  2. 2. Авторское свидетельство СССР t 441672, кл. Н 03 К 23/24, 1974 (прототип),
SU782659812A 1978-08-25 1978-08-25 Многодекадное пересчетное устройство с управл емым коэффициентом пересчета SU752814A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782659812A SU752814A1 (ru) 1978-08-25 1978-08-25 Многодекадное пересчетное устройство с управл емым коэффициентом пересчета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782659812A SU752814A1 (ru) 1978-08-25 1978-08-25 Многодекадное пересчетное устройство с управл емым коэффициентом пересчета

Publications (1)

Publication Number Publication Date
SU752814A1 true SU752814A1 (ru) 1980-07-30

Family

ID=20783433

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782659812A SU752814A1 (ru) 1978-08-25 1978-08-25 Многодекадное пересчетное устройство с управл емым коэффициентом пересчета

Country Status (1)

Country Link
SU (1) SU752814A1 (ru)

Similar Documents

Publication Publication Date Title
SU752814A1 (ru) Многодекадное пересчетное устройство с управл емым коэффициентом пересчета
SU997255A1 (ru) Управл емый делитель частоты
SU653746A1 (ru) Двоичный счетчик импульсов
SU1120321A1 (ru) Устройство дл извлечени корн седьмой степени
SU970706A1 (ru) Счетное устройство
SU888335A1 (ru) Цифровой фильтр
SU1053291A1 (ru) Реверсивный счетчик импульсов с параллельным переносом
SU888102A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1056469A1 (ru) Делитель частоты следовани импульсов
SU841123A1 (ru) Делитель частоты следовани импульсовС пРОгРАММНыМ упРАВлЕНиЕМ
SU645155A1 (ru) Устройство дл извлечени квадратного корн
SU842792A1 (ru) Устройство дл сравнени чисел
SU748878A1 (ru) Распределитель импульсов
SU1653153A1 (ru) Делитель частоты с переменным коэффициентом делени
SU860317A1 (ru) Резервированный счетчик импульсов
SU766018A1 (ru) Делитель частоты следовани импульсов
SU892697A1 (ru) Селектор импульсов по длительности
SU418980A1 (ru)
SU1285477A1 (ru) Устройство дл подсчета количества единиц п-разр дного двоичного кода
SU743204A1 (ru) Делитель частоты импульсов
SU1443146A2 (ru) Устройство выделени одиночного @ -го импульса
SU726536A1 (ru) Устройство дл определени среднего периода случайно распределенных импульсов
SU894844A1 (ru) Устройство дл формировани серии импульсов
SU630754A1 (ru) Делитель количества импульсов
SU542336A1 (ru) Генератор импульсов