SU1285477A1 - Устройство дл подсчета количества единиц п-разр дного двоичного кода - Google Patents
Устройство дл подсчета количества единиц п-разр дного двоичного кода Download PDFInfo
- Publication number
- SU1285477A1 SU1285477A1 SU853879597A SU3879597A SU1285477A1 SU 1285477 A1 SU1285477 A1 SU 1285477A1 SU 853879597 A SU853879597 A SU 853879597A SU 3879597 A SU3879597 A SU 3879597A SU 1285477 A1 SU1285477 A1 SU 1285477A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- group
- outputs
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
15
7f
2;
fc
X)
ч ч
rep 2, регистр 3 разр дностью n, пер- вую и вторую группы 4 и 5 по п/2 элементов И, группу 6 элементов 1-ШИ, третью и четвертую группы 7 и 8 по п/2 элементов Hj элементы И 9, 10, 11, элементы ИЛИ 12 и 13, элемент ИЛИ12854
1 .
Изобретение относитс к вычислительной технике и может быть исполь- эовано в устройствах контрол дискретной информации.
Цель изобретени - повышение быст родействи ,
На чертеже представлена функциональна схема устройства.
Устройство содержит счетчик 1, триггер 2, регистр 3 разр дностью п, первую и вторую группы 4 и 5 по п/2 элементов И, группу 6 элементов ИЛИ, трет ью и четвертую группы 7 и 8 по п/2 элементов И, элементы И 9-11, элементы ИЛИ 12 и 13, элемент ИЛИ- НЕ 14, вход 15 запуска, тактовый вход 16, управл ющий выход 17, информационные входы 18 и 19, кодовый
вход 20 и информационные выходы 21
устройства. I . .
Устройство работает следующим образом .
В исходном состо нии триггер 2 и регистр 3 обнулены. На вход 16 пода- ютс тактовые импульсы, В счетчик 1 с кодового входа 20 устройства заноситс код числа п/2, в регистр 3 с информационных входов 18 и 19 устройства заноситс двоичньй код числа, в котором необходимо произвести подсчет числа единиц. По сигналу запуск подаваемому на.вход 15 запуска уст ройства , триггер 2 переходит в еди .ничное состо ние, В результате этого открываютс элементы И 10 и 11 по третьим входам и начинаетс подсчет количества комбинаций, соответствующих наличию единиц в i-м и i+n/2-м разр де регистра. Данные комбинации вьщел ютс элементами И первой группы 4, при этом подсчет начинаетс с
;первой комбинации, соответствующей младшему разр ду регистра 3 следующи
образом. Единичный сигнал с выхода
НЕ 14, вход 15 запуска, тактовый вход 16, управл ющий выход 17, информационные входы 18 и 19, кодовый вход 20 и информационные выходы 21 устройства. 1 ил.
5
г
0
5 ,
0
4
элемента И первой группы 4, вьщелив- шего первую комбинацию, блокирует все последующие элементы И первой группы 4, через первый элемент ИЛИ 12 открывает второй элемент И 10 по второму входу и блокирует по первым инверсным входам элементы И второй группы 5, а также открывает по первому
;входу соответствующий элемент И третьей группы 7, Тактовый импульс, поступающий с тактового входа 16 устройства увеличивает содержимое счетчика 1 на единицу и сбрасывает в ноль соответствующий разр д первой половины регистра 3, Данный процесс повтор етс до тех пор, пока не будут выделены все комбинации, соответствующие наличию единиц одновременно в
;i-M и i+n/2-м разр дах кода исходного числа. По окончанию этого процесса на выходах всех элементов И первой группы 4 и,следовательно,на выходе первого элемента ИЛИ 12 присутствуют нулевые сигналы. Второй элемент И 10 закрываетс по второму входу и тактовые импульсы на суммирующий вход счетчика 1 перестают поступать . Начальное число, равное п/2, в счетчике 1 увеличиваетс на число
{выделенных комбинаций.
Нулевой сигнал с выхода первого элемента ИЛИ 12 разблокирует по первым инверсным входам элементы И йто- рой группы 5 и начинаетс аналогичный процесс выделени комбинаций, соответствующих наличию нулей в i-м и i+n/2-м разр дах исходного кода анализируемого числа. При этом с приходом очередного тактового импульса содержимое счетчика 1 уменьшаетс на единицу, а в соответствующий разр д второй половины регистра 3 заноситс единица. По окончанию этого процесса на выходах всех элементов И .
второй группы 5 и, соответственно, выходе второго элемента ИЛИ 13 устанавливаютс нулевые сигналы. Третий элемент И 11 закрываетс по второму входу. В счетчике 1 фиксируетс число единиц в исходном коде. На выходе элемента ИЛИ-НЕ 14 воэникает единичный сигнал, который открывает первый .элемент И 9 по первому входу, С приходом очер. тактового импульса триггер 2 переходит ирулевое состо ние и на его инверсном выходе 17 возникает единичный сигнал, свидетель- ствуюпщй об окончании процесса подНЕ соответственно и подключены к выходам соответственно первого и второ го элементов ИЛИ, выход первого элемента И соединен с входом сброса три гера, пр мой выход которого соединен с третьими входами второго и третьег элементов И, инверсный выход триггера вл етс управл ющим выходом устройства , вторые пр мые входы элементов И первой группы соединены с вьто дами последних п/2 разр дов п-раз- р дного регистра соответственно, выход каждого элемента И первой группы соединен с соответствующими инверс-
счета числа единиц и возможности счи- }5 ными входами последующих элементов И тывани результата с выходов 21.
первой группы и с первым входом соответствующего элемента И третьей группы , вторые входы элементов И третьей группы и суммирующий вход счетчика 20 объединены и подключены к выходу второго элемента И, выходы элементов И третьей группы подключены к входам сброса первых п/2 разр дов п- разр дного регистра, установочные входы которых вл ютс вторыми информационными входами устройства, первые инверсные входы элементов И второй группы объединены и подключены к выходу первого элемента ИЛИ, инверсные выходы первых п/2 разр дов п-разр дного регистра подключены к первым пр мым входам соответствующих элементов И второй группы, вторые пр мые входы кото
Claims (1)
- Формула изобретениУстройство дл подсчета количества единиц п-разр дного двоичного кода , содержащее счетчик, п-разр дный регистр, группу из п/2 элементов ИЛИ первую, вторую и третью группы по п/2 элементов И, элементы ИЛИ, триггер , установочный вход которого в ,л етс входом запуска устройства, первые входы элементов ИЛИ группы вл ютс первыми информационными входами устройства, выходы элементов ИЛИ группы соединены с соответствующими установочными входами одноименных разр дов п-разр дного регистра, пр мые выходы первых п/2 разр дов п-разр дного регистра соединены с первымипр мыми входами соответствующих эле- 35 рьгх подключены соответственно к инментов И первой группы, выходы которых соединены с соответствующими входами первого элемента ИЛИ, выходы элементов И второй группы соединены с соответствующими входами второго элемента ИЛИ, отличающее- с тем, что, с целью повышени быстродействи , счетчик выполнен реверверсным выходам последних п/2 разр дов п-разр дного регистра, выходы каждого элемента И второй группы сое динены с соответстсующими инверсными входами последующих элементов И второй группы и первым входом соответствующего элемента И четвертой группы, вторые входы которых объединены с вычитающим входом счетчика исивным и введены элементы И, четверта группа из п/2 элементов И и эле- 45 подключены к выходу третьего элемен- мент ИПИ-НЕ, выход которого соединен та И, выходы элементов И четвертой с первым входом первого элемента И, второй вход которого объединен с первыми входами второго и третьего элементов И и вл етс тактовым входом 50 устройства, вторые входы второго и третьего элементов И объединены с--; первым и -вторым входом элемента ИЛИгруппы подключены к вторым входам соответствующих элементов ИЛИ группы, установочные входы счетчика, вл ютс кодовыми входами устройства, информационные выходы счетчика вл ютс информационными выходами устройства .НЕ соответственно и подключены к выходам соответственно первого и второго элементов ИЛИ, выход первого элемента И соединен с входом сброса триггера , пр мой выход которого соединен с третьими входами второго и третьего элементов И, инверсный выход триггера вл етс управл ющим выходом устройства , вторые пр мые входы элементов И первой группы соединены с вьто- дами последних п/2 разр дов п-раз- р дного регистра соответственно, выход каждого элемента И первой группы соединен с соответствующими инверс-ными входами последующих элементов И}5 ными входами последующих элементов И25первой группы и с первым входом соответствующего элемента И третьей группы , вторые входы элементов И третьей группы и суммирующий вход счетчика 20 объединены и подключены к выходу второго элемента И, выходы элементов И третьей группы подключены к входам сброса первых п/2 разр дов п- разр дного регистра, установочные входы которых вл ютс вторыми информационными входами устройства, первые инверсные входы элементов И второй группы объединены и подключены к выходу первого элемента ИЛИ, инверсные выходы первых п/2 разр дов п-разр дного регистра подключены к первым пр мым входам соответствующих элементов И второй группы, вторые пр мые входы кото30версным выходам последних п/2 разр дов п-разр дного регистра, выходы каждого элемента И второй группы соединены с соответстсующими инверсными входами последующих элементов И второй группы и первым входом соответствующего элемента И четвертой группы, вторые входы которых объединены с вычитающим входом счетчика иподключены к выходу третьего элемен- та И, выходы элементов И четвертойподключены к выходу третьего элемен- та И, выходы элементов И четвертойгруппы подключены к вторым входам соответствующих элементов ИЛИ группы, установочные входы счетчика, вл ютс кодовыми входами устройства, информационные выходы счетчика вл ютс информационными выходами устройства .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853879597A SU1285477A1 (ru) | 1985-04-03 | 1985-04-03 | Устройство дл подсчета количества единиц п-разр дного двоичного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853879597A SU1285477A1 (ru) | 1985-04-03 | 1985-04-03 | Устройство дл подсчета количества единиц п-разр дного двоичного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1285477A1 true SU1285477A1 (ru) | 1987-01-23 |
Family
ID=21171443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853879597A SU1285477A1 (ru) | 1985-04-03 | 1985-04-03 | Устройство дл подсчета количества единиц п-разр дного двоичного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1285477A1 (ru) |
-
1985
- 1985-04-03 SU SU853879597A patent/SU1285477A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1005026, кл. G 06 F 5/02, 08.07.81. Авторское свидетельство СССР № 1084797, кл. G 06 F 11/00, 27.12.82.: * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1285477A1 (ru) | Устройство дл подсчета количества единиц п-разр дного двоичного кода | |
US3521036A (en) | Binary coded decimal counter | |
SU428558A1 (ru) | Последовательно-параллельный двоичный счетчик | |
SU1180917A1 (ru) | Генератор перестановок | |
SU1438007A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU993263A1 (ru) | Устройство дл выделени последнего значащего разр да из последовательного кода | |
SU1168948A1 (ru) | Устройство дл обнаружени ошибок в параллельном @ -разр дном коде | |
SU1233167A1 (ru) | Устройство дл формировани адресов алгоритма быстрого преобразовани Фурье | |
SU1325462A1 (ru) | Устройство дл сортировки двоичных чисел | |
SU738143A1 (ru) | Преобразователь код-временной интервал | |
SU1425650A1 (ru) | Устройство дл сравнени чисел с допусками | |
SU1387185A2 (ru) | Пороговый элемент | |
SU1653154A1 (ru) | Делитель частоты | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU1325480A1 (ru) | Устройство дл обнаружени ошибок в параллельном п-разр дном коде | |
SU752814A1 (ru) | Многодекадное пересчетное устройство с управл емым коэффициентом пересчета | |
SU1397936A2 (ru) | Устройство дл перебора сочетаний | |
SU1270900A1 (ru) | Устройство дл преобразовани последовательного кода в код | |
SU1417188A1 (ru) | След щий стохастический аналого-цифровой преобразователь | |
SU1520509A1 (ru) | Устройство дл сортировки чисел | |
SU855663A1 (ru) | Устройство дл управлени обслуживанием запросов | |
SU1156057A1 (ru) | Преобразователь @ -значного двоичного кода в @ -значный | |
SU1647910A1 (ru) | Шифратор позиционного кода | |
SU1262519A1 (ru) | Устройство дл логической обработки информации | |
SU744995A1 (ru) | Двоичный счетчик |