SU1647910A1

SU1647910A1 - Шифратор позиционного кода

Info

Publication number: SU1647910A1
Application number: SU884627295A
Authority: SU
Inventors: Елена Григорьевна Плиш; Владимир Иванович Плиш; Ярослав Владимирович Коханый; Вячеслав Михайлович Высоцкий
Original assignee: Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1991-05-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах кодировани информации и телеметрических системах. Цель изобретени - повышение быстродействи шифратора. Шифратор позиционного кода содержит генератор 1 тактовых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, мультиплексор 5, группу мультиплексоров 6, группу элементов И 1, выходы 8 шифратора. 1 ил.

Description

Т 1

Ј

ч|

Ю

Изобретение относитс к вычислительной технике и может быть использовано в устройствах кодировани информации и телеметрических системах.

Цель изобретени - повышение быстродействи шфратора.

На чертеже представлена структурна схема шифратора позиционного кода (дл 4-разр дного кода счетчика).

Шифратор позиционного кода содержит генератор 1 тактовых импульсов, элемент И 2. счетчик 3, блок 4 ввода информации, мультиплексор 5, группу мультиплексоров б, группу элементов И 7 и выходы 8 шифратора.

Шифратор работаег следующим образом .

В исходном состо нии отсутствуют сигналы на информационных входах мультиплексора 5 и мультиплексоров б группы, уровни логических 1 с их выходов разрешают прохождение тактовых импульсов выхода генератора 1 через элемент И 2 на счетный вход счетчика 3, на выходах которого формируетс последовательность кодов опрашиваемых выходов блока 4. При поступлении сигнала с какого-либо выхода группы старших разр дов блока 4 на один из информационных входов мультиплексора 5 и при совпадении кодовой комбинации, снимаемой со счетчика 3, с кодовой комбинацией , разрешающей прохождение сигнала именно с данного информационного входа, на выходе мультиплексора 5 по вл етс логический О, запрещающий прохождение тактовых импульсов с выхода генератора 1 на вход счетчика 3. Остановка счетчика 3 служит разрешением считывани информации с выходов 8 шифратора.

При по влении сигнала на каком-либо выходе групп младших разр дов блока 4 сигнал поступает на один из входов мультиплексора 5 и мультиплексоров 6 группы. С помощью формирующихс на выходе счетчика 3 кодов происходит поиск активного информационного входа вначале в первом мультиплексоре 6 группы с помощью младшего разр да кода, а затем с последовательным добавлением одного разр да соответственно в следующих мультиплексорах 6 группы. При этом возможен случай одновременного срабатывани нескольких мультиплексоров, в результате него на их выходах по вл ютс логические О, которые , формиру на выходах соответствующих элементов И 7 группы логические О, одновременно запрещают прохождение тактовых импульсов с выхода генератора 1

через элемент И 2 на счетный вход счетчика 3. При этом на информационные выходы 8 шифратора поступают уровни младших разр дов выходов счетчика 3, не заблокированные логическим 0й с выходов

мультиплексоров б группы, и логические О а старших разр дах.

Таким образом, организаци ускоренного поиска активного выхода блока 4 по- звол ет путем параллельного опроса

разноцикловых групп этих выходов повысить быстродействие шифратора.

Claims

Формула изобретени

Шифратор позиционного кода, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика, выходы которого

соединены с соответствующими п адресными входами мультиплексора, информационные входы мультиплексора соединены с соответствующими выходами блока ввода информации, выход мультиплексора соединен с вторым входом элемента И, выход младшего разр да счетчика вл етс информационным выходом младшего разр да шифратора, отличающийс тем, что, с целью повышени быстродействи шифратора , в него введены группа элементов И и группа из (п-1)-го мультиплексора с числом адресных входов, равным пор дковому номеру мультиплексора в группе, адресные входы мультиплексоров группы объединены

с одноименными адресными входами мультиплексора , информационные входы мультиплексоров группы подключены к соответствующим выходам блока ввода информации , а выходы - к соответствующим

входам элемента И, первые входы элементов I/I группы подключены к соответствующим выходам, кроме .выхода младшего разр да, счетчика, выход каждого из мультиплексоров группы соединен с соответствующим входом одноименного и всех последующих элементов И группы, выходы которых вл ютс информационными выходами соответствующих разр дов ---шифратора.