SU1325480A1 - Устройство дл обнаружени ошибок в параллельном п-разр дном коде - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может использоватьс  дл  построени  устройств передачи и переработки дискр ет- ной информации. Цель изобретени  - по- вьшение быстродействи  устройства. По информационным входам устройств 12 Ю группы 11 в р-канальный преобразователь 2 параллельного кода в последовательный записываетс  контролируемый код. Преобразование осуществл етс  с помощью сигналов генератора 1 тактовых импульсов. Количество единиц, содержащихс  в каждом из каналов преобразовател  2, кроме последнего, подсчитываетс  реверсивными накопител ми группы 5, а количество единиц в последнем канале преобразовател  2 - счетчиком 4 через первый элемент ИЛИ 3. По окончании преобразовани  уста- навливаетс  в единичное состо ние .13 с $ сл

Description

триггер 7 и начинаетс  передача содержимого реверсивных накопителей группы 5 через соответствующие элементы И группы 6 и первый элемент ИЛИ 3 на счетчик 4. Передача осуществл етс  с помощью тактовых импульсов, при этом коды в накопител х группы 5 уменьшаютс . После того, как содержимое всех накопителей группы 5 будет передано на счетчик 4, на выходе первого элемента И 8 по витс  единичный сигнал, который через второй элемент

Изобретение относитс  к автоматике и вычислительной технике и может использоватьс  дл  пос троени  устройств передачи и переработки дискретной информации.

Цель изобретени  - повышение бы- .стродействи  устройства.

На чертеже приведена функциональна  схема устройства дл  обнаружени  ошибок в параллельном п-разр дном коде.

Устройство содержит генератор 1 тактовых импульсов, р-канальный преобразователь 2 параллельного кода в последовательный, первый элемент ИЛИ 3, счетчик 4, группу 5 реверсивных накопителей, группу 6 элементов И, триггер 7, первый элемент ИВ, второ элемент ИЛИ 9, второй элемент И 10, группу 11 информационных входов устройства , выход 12 неисправности устройства , выход 13 окончани  контрол  устройства.

На выходах переполнени  счетчика 4 и реверсивных накопителей группы 5 единичный сигнал формируетс  при наличии в счетчике 4 или реверсивных накопител х группы 5 кода (k+D, где k количество единиц в двоичном п-разр дНом коде.

Устройство работает следующим образом .

В исходном состо нии счетчик 4, реверсивные накопители группы 5 и триггер 7 наход тс  в нулевом состо нии . В р-канапьный преобразователь 2

ИЛИ 9 пройдет на выход 13 окончани  контрол  устройства. Если при этом на счетчике окажетс  код, равный k - числу единиц в контролируемом коде, то на выходе 12 неисправности устройства через второй элемент И 10 также по витс  единичный сигнал, говор щий о правильном приеме кода. Наличие нулевого сигнала на выходе 12 устройства при единичном сигнале на выходе 13 устройства говорит о неправильном приеме кода. 1 ил.

параллельного кода в последовательный записан контролируемьй код.

По окончании преобразовани  сигнал с выхода конца преобразовател  р-ка- нального преобразовател  2 параллельного кода в последовательный устанавливает в единичное состо ние триггер 7, и после этого до конца контрол  на информационных выходах всех каналов преобразовател  2 присутствуют только нулевые сигналы. К концу преобразовани  на счетчике 4 и в реверсивных накопител х группы 5 оказываютс  коды , равные количестве единиц, поступивших по каждому из каналов.

Если на счетчике 4 или в одном из реверсивных накопителей группы 5 окажетс  код, больший чем k, на выходе переполнени  соответствующего узла будет единичный сигнал и на выходе 13 окончани  контрол  устройства по витс  единичный сигнал. При этом на выходе 12 неисправности устройства будет нулевой сигнал. Такое сочетание сигналов на выходах 12 и 13 устройства означает, что количество единиц в контролируемом коде больше разрешенного .

В том случае, когда по окончании преобразовани  ни в одном из каналов р-канального преобразовател  2 параллельного кода в последовательный не окажетс  более k единиц, но хот  бы в одном из реверсивных накопителей группы 5 будет код, отличный от нул  начинаетс  подсчет единиц на счетчике 4.

Тактовые импульсы проход т через элемент И группы 6, управл емый выходом ненулевого состо ни  младшего по номеру реверсивного накопител  группы 5, содержащего код, отличный от нул . Этот реверсивный накопитель группы 5 запрещает прохождение тактовых импульсов через другие элементы И группы 6 сигналом со своего выхода нулевого состо ни .

Сигнал с выхода этого элемента И группы 6 поступает на вычитающий вход соответствующего реверсивного накопител  группы 5 и через первый элемент ИЛИ 3 на счетный вход счетчика 4. После того, как на этом накопителе группы 5 окажетс  нулевой код, сигнал с выхода нулевого состо ни  этого накопител  формирует разрешающий сигнал дл  прохождени  тактовых импульсов через следующий элемент И группы 6.

После того, как на всех реверсивных накопител х группы 5 окажетс  нулевой код, на счетчике 4 будет код, равный количеству единиц, содержащихс  в контролируемом коде. При этом на выходе первого элемента И 8 и на выходе 13 окончани  контрол  устройства будет сформирован единичный сигнал. В том случае, если на счетчике 4 буде код, равный k, то и на выходе 12 неисправности устройства будет единичный сигнал. Такое сочетание сигналов на выходах 12 и 13 устройства гово- рит о правильно прин том коде. В случае , если на счетчике 4 будет код, меньщий k, на выходе неисправности устройства будет нулевой сигнал.

Фор мула изобретени  I

Устройство дл  обнаружени  ошибок

в параллельном п-разр дном коде, содержащее р-канальный преобразователь параллельного кода в последовательный генератор тактовых импульсов, триггер первый элемент И, первьй элемент ИЛИ, группу элементов И, группу реверсивных накопителей, причем группа информационных входов р-канального преоб- разовател  параллельного кода в последовательный  вл етс  группой информационных входов устройства, выход генератора тактовых импульсов соединен с тактовьм входом р-канального преобразовател  параллельного кода в

ВНИИПИ Заказ 3111/45 Тираж 672Подписное

Произв.-полигр. пр-т е, г. Ужгород, ул. Проектна , 4

последовательный и первыми входами элементов И группы, выход конца преобразовани  р-канального преобразовател  параллельного кода в последовательный соединен с единичным входом триггера, пр мой выход которого соединен с первым входом первого элемента И и вторыми входами элементов И группы, информационные выходы всех каналов, кроме последнего р-канального преобразовател  параллельного кода в последовательный, соединены с суммирующими входами соответствующих реверсивных накопителей группы, выходы ненулевого состо ни  которых соединены с третьими входами соответствующих элементов И группы, выходы которых соединены с вычитающими входами соответствующих реверсивных накопителей группы и соответствующими входами первого элемента ИЛИ, информационный выход последнего канала р-канального преобразовател  параллельного кода в последовательный соединен с соответствующим входом первого элемента ИЛИ, выход нулевого состо ни  каждого i-ro реверсивного накопител  группы соединен с (3+1)-ми входами j элементов И группы (1 4 14р-2, 1+1 j 4 р-1) и (i+1)-M входом первого элемента И, отличающее с  тем, что, с целью повышени  быстродействи  устройства в него введены счетчик, второй элемент И, второй элемент ИЛИ, причем выход первого элемента И соединен с первым входом второго элемента ИЛИ и первым входом второго элемента И, выход которого  вл етс  выходом неисправности устройства, выходы переполнени  счетчика и реверсивных накопителей группы соединены с соответствующими входами второго элемента ИЛИ, выход которого  вл етс  выходом окончани  контрол  устройства, выход первого элемента ИЛИ соединен со счетным входом счетчика, входы второго элемента И, кроме первого, соединены с пр мыми выходами разр дов счетчика, номера которых соответствуют номерам единичных разр дов в двоичном представлении числа k, и с инверсными выходами остальных разр дов счетчика (k - число единиц в двоичном п-разр дном коде).

Claims (1)

1. Устройство для обнаружения ошибок в параллельном η-разрядном коде, содержащее р-канальный преобразователь параллельного кода в последовательный,₄₅ генератор тактовых импульсов, триггер, первый элемент И,' первый элемент ИЛИ, группу элементов И, группу реверсивных накопителей, причем группа информационных входов р-канального преобразователя параллельного кода в последовательный является группой информационных входов устройства, выход генератора тактовых импульсов соединен с тактовым входом р-канального преобразователя параллельного кода в последовательный и первыми входами элементов И группы, выход конца преобразования р-канального преобразователя параллельного кода в последовательный соединен с единичным входом триггера, прямой выход которого соединен с первым входом первого элемента И и вторыми входами элементов И группы, информационные выходы всех каналов, кроме последнего р-канального преобразователя параллельного кода в последовательный, соединены с суммирующими входами соответствующих реверсивных накопителей группы, выходы ненулевого состояния которых соединены с третьими входами соответствующих элементов И группы, выходы которых соединены с вычитающими входами соответствующих реверсивных накопителей группы и соответствующими входами первого элемента ИЛИ, информационный выход последнего канала р-канального преобразователя параллельного кода в последовательный соединен с соответствующим входом первого элемента ИЛИ, выход нулевого состояния каждого i-ro реверсивного накопителя группы соединен с (3+1)-ми входами j элементов И группы (14 р-2, ί+1 έ j έρ-1) и (i+D-м входом первого элемента И, отличающее ся тем, что, с целью повышения быстродействия устройства, в него введены счетчик, второй элемент И, второй элемент ИЛИ, причем выход первого элемента И соединен с первым входом второго элемента ИЛИ и первым входом второго элемента И, выход которого является выходом неисправности устройства, выходы переполнения счетчика и реверсивных накопителей группы соединены с соответствующими входами второго элемента ИЛИ, выход которого является выходом окончания контроля устройства, выход первого элемента ИЛИ соединен со счетным входом счетчика, входы второго элемента И, кроме первого, соединены с прямыми выходами разрядов счетчика, номера которых соответствуют номерам единичных разрядов в двоичном представлении числа к, и с инверсными выходами остальных разрядов счетчика (к - число единиц в двоичном п-разрядном коде).