SU744544A1

SU744544A1 - Устройство дл преобразовани кодов

Info

Publication number: SU744544A1
Application number: SU772468249A
Authority: SU
Inventors: Анатолий Петрович Авдеев
Original assignee: Предприятие П-Я Г-4149
Priority date: 1977-03-29
Filing date: 1977-03-29
Publication date: 1980-06-30

Description

(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЧрВАНИЯ КОДОВ

1

Изобретение относитс к автоматике и цифровой вычислительной технике и может быть использовано при построении преобразователей из двоичного кода в двоично-дес тичныйи дл об- 5 ратного преобразовани .

Известно устройство дл преобразовани двоичного кода в двоично-дес тичный , содержащее регистр двоичного кода, шифратор, группу двоичных счет-10 чиков, сдвиговый регистр и двоичнодес тичный счетчик, разбитый на тетрады 1 .

Недостатком известного устройства вл етс относительно больша слрж- 5 ность и невозможность обратного преобразовани .

Наиболее близким техническим решением данной задачи вл етс устройство дл преобразовани кодов, 20 содержащее сдвиговый регистр, группу элементов И, первые входы которых соединены с выходами сдвигового регистра , регистр двоичного кода, шифратор двоично-дес тичнЬ1х эквивален- 25 тов, первые входы которого соединены с выходами сдвигового регистра, а вторые входы - с вйходами регистра двоичного кода, разр дные входы установки нул которого соединены с зо

выходами элементов И группы, счетчик, тетрады элементов И, перйые входы KOToV feix соедйнёнь с соответствующими выходами шифратора двоично-дес тичных эквивалентов, вторые входы элементов И тетрад соединены с соответствующими выходами счетчика, реверсивный двоично-дес тичный счетчик , элементы ИЛИ, вход первой группы каждого из которых соединен с выходом соответствующей тетрады-элементов И, а выходы подключены ко входам соответствующих тетрад реверсивного двоично-дес тичного счетчика , выход каждой тетрадам которого через элемент задержки соединен со , ВТОРЫМ: входом элемента ИЛИ послеДую-щей тетрады 2,

Цель изобретени - упрощение устройства и повьпиение его быстродействи .

Указанна цель достигаетс тем, что устройство содержит триггер и дополнительный элемент И, первый вход которого соединен с выходом переполнени счетчика и спервым входом сдвигового регистра, второй вход - с единичным выходом триггера и со входом сложени реверсивного двоично-дес тичного счетчика, а выход со вторыми входами элементов И перво группы, нулевой выхдд триггера соеди нен со входом вычитани реверсивного двоично-дес тичного счетчика, нулевой и единичный управл ющие входы триггера соединены с выходами заём и перенос реверсивного двоично-дес тичного счетчика, единичный установочный вход триггера соединен со входом установкиединиц регистра двоичного кодаи со вторым входом сдвигового регистра, а нулевой установочный вход - с третьим входом сдвигового регистра. На чертеже; представлена схема устройства дл преобразовани кодов Устройство содержит регистр 1 двоичного кода, сдвиговый регистр 2 вход 3. дл сигнала Пуск-1, триггер 4, вход 5 дл тактовых импульсо .ТИ , элемент б И счетчика, счетчик 7, группу элементов 8 И, шифратор 9 двоично-дес тичных эквивалентов , тетрады элементов 10 И, элементы 11 ИЛИ, двоично-дес тичный реверсивный счетчик 12, элементы 13 задержки, шину 14 сложени , шину 15 вычитани , элемент 16 И, вход 17 дл сигнала Пуск-2, шину 18 установки в 1 . Преобразование двоичного кода в двоично-дес тичный начинаетс с приходом импульсного сигнала Пуск-1 на вход 3 устройства преобразовани Перед этим в регистр 1 двоичного кода должно быть исходное двоичное число. Импульсный сигнал Пуск-1 записывает в крайний разр д сдвигового регистра 2 и одновременно через нулевой установоч ный вход триггера 4 устанавливает последний в состо ние Преобразование каждого разр да двоичного кодаосуществл етс за 9 импульсов тактовой частоты ти поступающей через вход 5 устройствЪ преобразовани на вход элемента 6 И счетчика и на вход третьего разр да счетчика 7. Каждый дес тый импульс тактовой частоты ТИ с выхода сче чика 7 (сигнал Сдвиг) поступает на вход сдвигового регистра 2, элемент 16 И и осуществл ет сдвиг записанной в сдвиговом регистре 2. Сдвиговый регистр 2 последовательно формирует сигналы опроса, которые опргиаивают, начина со старшего разр да , разр ды регистра 1 двоичного кода. Выходы шифратора двоично-дес тичных эквивалентов подключены ко входам тетрад , элементов 10 И. Веса тетрад сЬответствуют весам декад двоично-дес тичного счетчика 12, соответственно , единиц I, дес тков II сотен III, тыс ч IV и т.д. . . Шифратор 9 двоично-дес тичных эквивалентов представл ет опрашиваемый разр д регистра 1 двоичного кода эквивалентным ему двоично-дес тичным кодом, который поступает параллельно на первые входы тетрад элементов 10 И, на вторые входы которых поступают серии импульсов 8-4-2-1, форм:1руемые на выходе элемента б И и, соответственно, выхоах первого, второго и четвертого разр дов счетчика 7 за цикл работы в дес ть тактовых импульсов. Элементы 10 И тетрад преобразуют потетрадно двоично-дес тичный код в параллельные унитарные (число-импульсные ) коды этих тетрад, которые элементами 11 ИЛИ совместно с сигналами переносов, поступающими с выходов элементов 13 задержки, преобразуютс в полные последовательные коды этих тетрад, поступающие на входы реверсивного двоично-дес тичного счетчика 12, единиц I, дес тков II, сотен III, тыс ч IV и т.д. Так как триггер 4 находитс в состо нии О , то со своего логического выхода О он выдает потенциальньгй сигнал с уровнем , который поступает на шину 14 сложени и тем самым разрешает работу ревер- сивного двоично-дес тичного счетчика 12 в пр мом счете, то есть суммирование импульсов, поступающих на. его входы. В то же врем с логического выхода 1 триггера 4 на шину 15 вычитани поступает потенциальный уровень и тем самым запрещает работу двоично-дес тичного счетчика 12 на вычитание. Таким образом при последовательном опросе разр дов регистра 1 двоичного кода происходит накопление двоичных эквивалентов в двоично-дес тичном счетчике 12 единиц I, дес тков II, сотен III, тыс ч IV и т.д. Процесс преобразовани исходного двоичного числа оканчиваетс опросом всех разр дов регистра 1 двоичного кода, причем в этом регистре остаетс нулева комбинаци двоичного кода (исходна информаци сотретс ), так как сигналы с выхода счетчика 7 через элемент 16 И, на первом входе которого, соединенном с нулевым выходом триггера 4, находитс потенциал с уровнем , и далее через элементы 8 И группы устанавливают опрашиваег оле разр ды ретистра 1 двоичного кода в состо ние О . При обратном преобразовании двоично-дес тичного кода в двоичный исходна двоично-дес тична информаци помещаетс в соответствующие разр ды реверсивного двоично-дес тичного счётчика 12, единиц I, дес тков II, сотен III, тыс ч IV и т.д. Преобразование начинаетс с приходом импульсного сигнала Пуск-2 на вход 17 устройства; Этот сигнал записывает i в крайний разр д сдвигового регистра 2, а также через шину 18 устанавливает каждый разр д регистра 1 двоичного кода в состо ние 1 и одновременно через единичный установочный вход триггера 4 устанавливает последний в состо ние . Опрос разр дов регистра 1 двоичного кода, а также их весовое представление шифратором двоично-дес тичных эквивалентов тетрадами элементов 10 И, элементами 11 ИЛИ происходит также, как и при преобразовании двоичного кода в двоичнодес тичный . Но здесь первоначально происходит вычитание импульсов, поступающих с выходов элементов 11 ИЛИ на входы двоично-дес тичного счетчика 12 единиц I, дес тков II, сотен III, тыс ч IV и т.д. Первоначально вычитание происходит вследствие т,ого, что по сигналу Пуск-2 триггер 4 переведен в со сто ние , и поэтому с его нул вых и единичных выходов поступают сигналы соответственно с уровнем О на шину.14 сложени (запрещает сложение) и с уровнем i на шину 15 вычитани (разрешает вычита ние) Таким образом, состо ние О триггера 4 соответствует сложению. а его состо ние 1 соответствует вычитанию импульсов, поступающих на вход реверсивного двоично-дес тичного счетчика 12, При преобразовании двоично-дес тичного кода в двоичный триггер 4 может также управл тьс (в отличие от преобразовател двоичного кода в двоично-дес тичный, где он должен посто нно находитьс в состо нии О), поступающими на его пер ключательные входы импульсами переноса . - При реверсивной работе счетчика 12 возникают два типа сигналов: при сложении - переносы, при вычитании сигналы заема, которые соответствен поступают на первые и вторые входы элементов 13 задержки и далее через элементы 11 ИЛИ на входы двоичнодес тичного счетчика 12, за исключе нием переносов, формируемых на выхо де старшей декады двоично-дес тичного счетчика 12 (тыс ч IV). Сигнал переноса старшей декады двоично-дес тичного счетчика 12 (тыс ч IV) пост пает на единичный переключательный вход триггера 4 и тем cajvCjM переводит его в состо ние , а сигн заема поступает на нулевой переключ тельный вход триггера 4 и тем самым переводит е.го в состо ние О. Рассмотрим работу триггера 4 при преоб 1азо;вании двоично-дес тичного кода в -двоичный (исходное состо ние 1). Очевидно, если весовое значение опреиаиваемого разр да регистра 1 двоичного кода меньше исходного двоично-дес тичного числа или очередного его остатка, то сигналов заема нет и триггер 4 находитс в состо нии (режим вычитани ). При этом на первом входе элемента 16 И находитс нулевой.потенциал и поэтому сигналы с выхода счетчика7 не проход т на выход элемента 16 И, и тем самым опршииваеьий разр д регистра 1 двоичного кода остаетс в состо нии . Однако, если весовое значение опрашиваемого разр да регистра 1 двоичного кода больше исходного двоичнодес тичного числа или его очередного остатка, то на выходе старшей декады счетчика 12 (тыс ч IV) по вл етс сигнал заема, который переводит триггер 4 в состо ние О. При этом реверсивный двоично-дес тичный счетчик 12 переводитс в режим сложени , а опрашиваемый разр д регистра 1 двоичного кода сигналом, поступившим с выхода счетчика 7, через элемент 16 И, первый вход которого находитс теперь в единичном состо нии, и далее через элементы И 8 группы, на первый вход которой поступает сигнал разрешени с соответствующего разр да регистра 2,устанавливаетс в состо ние О. Информаци на выходе триггера обновл етс через, период работы счетчика 7, первый и второй выходы которого вл ютс : парафазными, Реверсивный двоично-дес тичный счетчик 12 производит сложение эквивалентов опрашиваемых разр дов регистра 1 двоичного кода до тех пор, пока на выходе старшей декады счетчика 12 не возникнет сигнал переполнени , которым триггер 4 переводитс в единичное состо ние. Причем предыдущие (до сигнала переполнени ) опрашиваемые разр ды регистра 1 двоичного кода устанавливаютс в состо ние О сигналами, поступающими с выхода счетчика 7 через элемент 16 И и элементы 8 И группы. Пример преобразовани двоичнодес тичного кода 0111.0011.0110.0101 в двоичный приведен в таблице.

n 12 4096 1. -7365

409б

n 11 2048 1. 3269

2048

n 10 1024 1.

1024

n 9 -512 lo 0197

12

256 0. 9685

n 256

n 7 128 p. 9941

128 ,

n 6 64 1. 0069

64

Claims

i, 0005 П p и M e ч a H и Процесс преобразовани двоичнодес тичного кода в двоичный заканчи ваетс опросом .всех разр дов регистра 1 двоичного кода. При этом в регистре 1 двоичного кода находитс эквивалентный исходному двоично-дес тичному коду 0111.0011.0110.0101 двоичный код 1110011000101. Элементы 13 задержки предотвращают совпадение импульсов унитарного кода с импульсами переносов. Предложенна конструкци позвол исключить из устройства элемент ИЛИ регистр числа с вход щими в негр элементами разрешени записи, элементы разрешени перезаписи реверси ных декадных счетчиков, упростить схему управлени , что значительно упрощает и повышает надежность устройства преобразовани кодов. Формула изобретени Устройство дл преобразовани ко дов, содержащее сдвиговый регйстр, группу элементов И, первые входы ко торых соединены с выходами сдвигово

n 5

1. 0005 32

32

n 4

0. .9973 16

16

0. 8

1 n 3

1 n 2

1. 0001 2

0 n 1

0.9999

0 n 0

1. 0000 e.B таблице двоично-дес тичный код представлен егоэквивалентными значени ми в дес тичной системе; цифра О или 1 пеоед точкой отмечает состо ние 1 триггера 4. го регистра, регистр двоичного кода, шифратор двоично-дес тичных эквивалентов , первые входы которого со- единены с выходами сдвигового регистра , а вторые входы - с выходами регистра двоичного кода, разр дные входы установки нул которого соединены с выходами элементов И группы , счетчик, тетрады элементов И, первые входы которых соединены с . соответствующими выходами шифратора двоично-дес тичных эквивалентов, вторые входы элементов И тетрад соединены с соответствующими выходами счетчика, реверсивный двоично-дес тичный счетчик, элементы ИЛИ, вход первой группы каждого из которых соединен с выходом соответствующей тетрады элементов И, а выходы подключены ко входам соответствук)щих тетрад реверсивного двоично-дес тичного счетчика, выход каждой тетрады которого через элемент задержки соединен со вторым входом элемента ИЛИ последующей тетрады, о т л и ч а к щ е ес тем, что, с целью упрощени устройства и повышени его быстродействи , он содержит триггер и дополнительный элемент И, первый вход кото рого соединен с выходом переполнени счетчика и с первьм входом сдвигового регистра, второй вход - с единичным выходом триггера и с входом сложени реверсивного двоично-дес тичного счетчика, а выход со вторыми входами элементов И первой группы, нулевой выход триггера соединен с входом вычитани реверсивного двоично-дес тичного счетчика, нулевой и единичный управл ющие входы триггера соединены с выходами заем и перенос реверсивного двоично-дес тичного счетчика, единичный установочный вход триггера соединен с входом установки единиц регистра двоичного кода и со. рторым входом сдвигового регистра , а нулевой установочный вход - с третьим входом сдвигового регистра. Источники информации, прин тые во внимание при экспертизе 1; Авторское свидетельство СССР 525944, кл.С 06 Р 5/02, 1974.
2. Авторское свидетельство СССР по за вке 2443060/18-24, кл. G 06 F 5/02, 10.01,77.

- /.

л