SU1439745A1 - Преобразователь двоичного кода в двоично-дес тичный - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении, преобразователей кодов,

Цель изобретени  - упрощение преобразовател .

На чертеже изображена структурна  схема преобразовател .

Преобразователь содержит распределитель 1 импульсов, группы элементов И 2, входной регистр 3, последовательный двоично-дес тичньм сумматор 4, Группу элементов ИЛИ 5, элементы 6 управл емой задержки -распределите- л  1 импульсов, первый шифратор 7, вход 8 пуска преобразовател , выход 9 конда преобразовани , регистр 10 слагаемого, регистр 11 суммы, второй шифратор 12.

Предлагаемый преобразователь работает следующим образом.

Рассмотрим сначала работу устройства при условии, что во всех разр дах регистра двоичного числа 3 имеютс  значащие единиды.

В этом случае после поступлени  на вход 8 импульса пуска преобразовател  элементы И 2 первой группы оказываютс  открытыми и на их выхо- дах по вл ютс  импульсные сигналы, которые пост упают на вход первого шифратора 7. Импульсные сигналы с выхода шифратора 7 в виде двоично- дес тичного кода, который соответст- вует сумме двоичных разр дов, поступающих с выходов первого, четвертого п того и шестог О элементов И 2 первой группы, параллельно записываютс  в регистр 10 слагаемого. Импульсные сигналы с выхода шифратора 12 также в виде двоично-дес тичного кода, ко- .торый соответствует сумме двоичных разр дов, поступающих с выходов второго и третьего элементов И 2 первой группы, параллельно записываютс  в регистр 11 суммы.

Таким образом, после окончани  импульса пуска в регистрах слагаемого 10 и суммы 11 оказываютс  записанны- ми двоично-дес тичные эквиваленты, соответствующие разр дам первой группы входного регистра 3.

Одновременно сигнал с выхода первого элемента ИЛИ 5 группы воздейст-лует на первьй элемент 6 управл емой задержки так, что вызывает задержку импульса на выходе этого элемента на врем , требуемое дл  суммировани 

данных, записанных в регистрах слагаемого 10 и суммы 11, которое равно Т Nt, где N - количество разр дов в регистре слагаемого (суммы), Т - период тактовой частоты, подаваемой на регистры.

При поступлении тактовых сигналов |На регистры слагаемого 10 и суммы 11 в последовательном двоично-дес тичном сумматоре 4 осуществл етс  потет- радное сложение данных, которые записаны в регистрах 10 и 11. С выхода последовательного двоично-дес тичного сумматора 4 результат этого сложени  вновь записываетс  в регистр 11 суммы . Задержанный импульс с выхода первого элемента 6 управл емой задержки опрашивает разр ды входного регистра 3, соединенные с элементами И 2 второй группы. С выхода элементов И 2 второй группы импульсные сигналы поступают на шифратор 7, который преобразует эти сигналы, соответствующие коду разр дов входного регистра 3, в эквивалентный двоично-дес тичный код, который параллельно записываетс  в регистр 10 слагаемого. Сигнал - с выхода второго элемента ИЛИ 5 группы обеспечивает задержку прохождени  сигнала через второй элемент 6 управл емой задержки. За врем  этой задержки осуществл етс  второй цикл преобразовани , а именно суммирование данных, наход щихс  в регистрах слагаемого 10 и суммы 11. Результат суммировани  вновь записываетс  в регистр 11 суммы.

Аналогичным образом происходит преобразование остальных разр дов входного регистра 3 по мере прохождени  импульса пуска через элементы 6 упр авл  емой з аде ржки.

Таким образом, при по вле1ши импульса на выходе последнего элемента 6 управл емой задержки в регистре 11 суммы оказываетс  записанным число в двоично-дес тичном коде, которое  вл етс  эквивалентом двоичного числа, записанного во входном регистре 3.

В случае, если в коде соответствующих разр дов входного регистра 3, св занных с определенной группой элементов И 2, отсутствуют значащие единицы , то в этом случае элементы И 2 соответствующей группы оказываютс  закрытыми и на их выходе отсутствуют импульсные сигналы.

В то тхе врем , на выходе элемента ИЛИ 5 соответствующей группы под воздействием нулевых разр дов входного регистра 3 имеетс  сигнал логического О и соответствуюищй элемент 6 управл емой задержки распределител  1 импульсов пропускает импульс с входа на выход без задержки.

Таким образом, происходит мгновенный переход к опросу следующей группы разр дов входного регистра 3.

Далее также импульс без задержки проходит через соответствующий элемент 6 управл емой задержки распределител  импульсов первой группы разр дов входного регистра 3, в которой отсутствуют значащие единицы, до тех пор, пока не опрошена та группа, где есть хот  бы одна значаща  единица. Работа устройства в этом случае аналогична описанной.

Двоично-дес тичный сумматор, который применен в известном преобразователе , осуществл ет преобразование путем сложени  с коррекцией двоично- дес тичных чисел по тетрадам и последовательного сдвига (переноса) в следующий по старшинству двоично-дес тичный сумматор на тетраду, т.е. преобразование осуществл етс  последовательно от тетрады к тетраде. В результате преобразовани  внутри тетрады может производитьс  коррекци . Если в какой-либо тетраде происходит перенос, то к ней добавл ют число шесть, чтобы компенсировать разницу

0

в весах разр дов. Благодар  этому достигаетс  правильное значе ше двоично-дес тичного числа. Однако оно может еще содержить псевдотетрады. Поэтому провер ют, получилось ли в данной тетраде число больше дев ти. Если это так, то дл  ликвидации псевдотетрады также прибавл ют число шесть. Возникающий при этом перенос, как и обычный, последовательно передаетс  в следукнцую по старшинству тетраду.

В предлагаемом преобразователе чис- 5 ло циклов преобразовани  всегда равно числу групп, содержащих значащие еди ницы в разр дах числа, записанного в регистр двоичного числа. Врем  преобразовани  tnj предлагаемого преобразовател 

0

tnj К Т,

где К - число групп двоичных разр дов , в которых есть знача

щие единицы; Tij.- врем  преобразовани  одной

группы двоичных разр дов. Таким образом, в предлагаемом преобразователе , количество циклов преоб- разовани  на один меньше, чем в известном .

Выигрьш быстродействи  имеет место , если в первой группе разр дов регистра двоичного числа имеютс  зна- чащие единицы.

Распределение разр дов приведено в таблице.

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ, содержащий входной регистр, первый шифратор, двоично-десятичный сумматор, распределитель импульсов, группы элементов И, группы из η элементов ИЛИ, где η - число групп элементов И, первые входы элементов И j-й группы (j=2-n) соединены с (j-Ι) выходом распределителя импульсов, тактовый вход которого является входом пуска преобразователя и соединен с первыми.входами элементов И первой группы, выходы группы тех разрядов регистра входного числа, значения весов которых не содержат единиц в одноименных разрядах, соединены с вторыми входами элементов И соответствующей группы·, а выходы i-й (i=l-и) группы разрядов регистра входного числа соединены с входами i-ro элемента ИЛИ группы, входы регистра входного числа являются информационными входами преобразователя, выход конца преобразования ·. которого является выходом старшего разряда распределителя импульсов, выходы элементов И всех групп, кроме второй, соединены с соответствующими входами первого шифратора, отличающийся тем, что, с целью упрощения преобразователя, он содержит регистр суммы, регистр слагаемого, второй шифратор, а двоично-десятичный сумматор выполнен последовательным, причем первый и второй информационные входы последовательного двоично-десятичного сумматора соеди- _Λ йены с выходами старших разрядов ре- § гистра суммы и регистра слагаемого соответственно, тактовые входы которых и тактовый вход последовательного двоично-десятичного сумматора соединены с тактовым входом преобразователя, выходы которого являются выходами регистра слагаемого, разрядные входы регистра слагаемого и регистра суммы соединены соответственно с выходами первого и второго шифраторов выход последовательного двоично-десятичного сумматора соединен с входом младшего разряда регистра суммы, входы второго шифратора соединены с выходами соответствующих элементов И второй группы.