SU1179542A1 - Преобразователь кода в частоту с переменным коэффициентом преобразовани - Google Patents

Преобразователь кода в частоту с переменным коэффициентом преобразовани Download PDF

Info

Publication number
SU1179542A1
SU1179542A1 SU843728104A SU3728104A SU1179542A1 SU 1179542 A1 SU1179542 A1 SU 1179542A1 SU 843728104 A SU843728104 A SU 843728104A SU 3728104 A SU3728104 A SU 3728104A SU 1179542 A1 SU1179542 A1 SU 1179542A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
register
input
outputs
output
Prior art date
Application number
SU843728104A
Other languages
English (en)
Inventor
Олег Анатольевич Горбоненко
Original Assignee
Предприятие П/Я Г-4644
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4644 filed Critical Предприятие П/Я Г-4644
Priority to SU843728104A priority Critical patent/SU1179542A1/ru
Application granted granted Critical
Publication of SU1179542A1 publication Critical patent/SU1179542A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

ПРЕОБРАЗОВАТЕЛЬ КОДА В ЧАСТОТУ С ПЕРЕШННЬМ КОЭФФИЦИЕНТОМ ПРЕОБРАЗОВАНИЯ , содержащий генератор тактовых импульсов, первый элемент ИЛИ, сумматор, первые входы суммировани  которого соединены с.соответствующими выходами первого регистра , информационные входы которого соединены с соответствующиг и выходами второго регистра, информационные входы которого подключены к соответствующим выходам первого блока коммутации кодов, первые входы коммутации которого соединены с соответствующими информационными выходами сумматора, а вторые входы коммутации - с соответствук цими шинами задани  коэффициента преобразовани , и первый элемент задержки, вход которого объединен с тактируемым входомпервого регистра, а выход подключен к первому входу первого элемента ИЛИ, второй вход которого объединен с входом управлени  первого блока коммутации кодов и подклю/ чей к выходной шине и выходу переноса сумматора, а.выход соединен с тактируемым входом второго регистра, отличающийс  тем, что, с целью повышени  точности преобразовани , в него введены второй блок коммутации кодов, второй элемент ИЛИ, второй и третий элементы задержки и регистр ошибки, информационные входы которого соедине- ны с соответствующими информационными выходами сумматора,вторые входы сумми ровани  которого подключены к срответ- , ствующим выходам второго блока коммута (Л ции кодов , первые входы коммутации которого соответственно соединены с-шинами преобразуемого кода, а вторые входы коммутации - с выходами регистра ошибки, тактируемый вход которого подключен к выходу переноса сумматора и входу второго элемента :о сд задержки, выход которого через третий элемент задержки подключен к входу управлени  второго блока 4 N5 коммутации кодов и непосредственно к первому входу второго элемента ИЛИ, выход которого подключен к тактируемому входу первого регистра, а второй вход - к выходу генератора тактовых импульсов.

Description

Изобретение относитс  к измерительной технике и может использоватьс  в устройствах цифрового и аналого-цифрового преобразовани , высокой точности, а также дл  пост- 5 роени  высокоточных преобразователе частота - код и функциональных преобразователей .
Цель изобретени  - повьппени  точности преобразовани .Ю
На чертеже приведена структурна  электрическа  схема преобразовател  кода в частоту.
Преобразователь содержит сумматор 1, регистры 2 и 3, блок 4 комму- 15 тации кодов, элемент 5 ИЛИ, элемент 6 задержки, генератор 7 тактовых импульсов , элемент 8 ИЛИ, элементы 9 и 10 задержки, блок 11 коммутации кодов, регистр 12 ошибки, шины13пре-20 образуемого кода N, шины 14 кода Z задани  коэффициента преобразовани j выходную шину 15 преобразовател .
Тактируемый вход регистра 3 подключен к выходу элемента 5 ИЛИ, пер- 25 вый вход которого соединен с выходом элемента 6 задержки, выход генератора 7 тактовых импульсов подключен к к первому входу элемента 8 ИЛИ, выход которого подсоединен к тактируемему 30 входу регистра 2 и входу элемента 6 задержки. Второй.вход элемента 8 ИЛИ соединен с выходом элемента 9 задержки и входом элемента 10 задержки, выход которого подключен ко входу 35 управлени -блока 11 коммутации кодов, выходы которого соединены со вторыми входами сумматора 1, вторые входы блока 11 коммутации кодов соединены с выходами регистра 12 ошибки, а пер-до вые входы - с-шиной 13 преобразуемого кода N, входы регистра 12 ошибки подключены к информационным выходам сумматора 1 и первым входам блока 4 коммутации кодов, вторые входы котог 45 рого соединены с шиной 14 кода Z задани  коэффициента преобразовани , а его вход управлени  подключен к выходу переноса сумматора 1, второму входу элемента 5 ИЛИ, тактируемому so входу регистра 12 ошибки и выходной шине 15.преобразовател .
Преобразователь работает следующим образом.
При по влении на выходе переноса 55 сумматора 1 импульса, характеризующего переполнение сумматора 1, т.е. завершение цикла преобразовани .
остаток преобразовани  k заноситс  в регистр 12 ошибки и одновременно происходит по шине 14 коммутации кода Z с помош;ью блока 4 коммутации кодов с последующей инверсией и записью значени  этого кода в регистр 3. По окончании процесса записи с выхода элемента 9 задержки им пульс через элемент 8 ИЛИ производит перезапись содержимого регистра 3 в регистр 2. По прошествии этой операции импульсом с выхода элемента, 10 задержки осуществл етс  коммутаци  с помощью блока 11 коммутации кодов содержимого регистра 12 ошибки на вход сумматора 1 и одновременно импульсом с выхода элемента 6 задержки через элемент 5 ИЛИ производитс  запись результата суммировани  содержимого регистра 12 ошибки и содержимого регистра 2 через блок 4 коммутации кодов в регистр 3. Таким образом вьшолн етс  коррекци  ошибки в данном цикле преобразовани  котора  заканчиваетс  до прихода очередного импульса с тактового генератора , т.е. до начала следующего цикла преобразовани  кода N, поступающего по шине 13 через .блок 11 коммутации кодов на вход сумматора 1, в частоту следовани  импульсов.
При по влении следующего импульса на:выходе переноса сумматора 1 процесс коррекции ошибки повтор етс . При этом, если обща  сумма остатков преобразовани  на момент коррекции равна или больше значени  преобразуемого кода, то цикл преобразовани , при котором выполнилось это условие, сокращаетс  на один акт. В общем случае число актов преобразовани  в одном цикле определ етс  выражением
Z + k m
(1)
п Ы L
е L - число циклов преобразований, m - общее число актов сокращений
в циклах преобразований. Быходна.  частота в этом случае вна
N
1
(2)
f
Z + k - N TU п Тц относительна  погрешность равна
Fn - F - t(nv,,B- Д) m
SP
(3)
Fni
иэв
едставл   число L(nt,,B и как n) m + q, .... -J ь где q - дробна  частота числа L( -т, то 8р и, учитыва , что можно записать, как (5) Пиэв и, бер  отношение выражений и 8р с учетом выражени  (4), получа1179 ( 4) 424 ем, что относительна  погрешность предлагаемого Преобразовател  в 1 4 m + раз меньше погрешности известного преобразовател . Таким образом, точность предлагаемого преобразовател  кода в частоту выше известного и не зависит от значений преобразуемого кода и кода за . . ... дани  коэффициента преобразовани .

Claims (1)

  1. ПРЕОБРАЗОВАТЕЛЬ КОДА В ЧАСТОТУ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ПРЕОБРАЗОВАНИЯ, содержащий генератор тактовых импульсов, первый элемент ИЛИ, сумматор, первые входы суммирования которого соединены с-соответствующими выходами первого регистра, информационные входы которого соединены с соответствующими выходами второго регистра, информационные входы которого подключены к соответствующим выходам первого блока коммутации кодов, первые входы коммутации которого соединены с соответствующими информационными выходами сумматора, а вторые входы коммутации - с соответствующими шинами задания коэффициента преобразования, и первый элемент задержки, вход которого объединен с тактируемым входом'первого регистра, а выход подключен к первому входу первого элемента ИЛИ, второй вход которого объединен с входом управления первого блока коммутации кодов и подклю. чен к выходной шине и выходу переноса сумматора, а.выход соединен с тактируемым входом второго регистра, отличающийся тем, что, с целью повышения точности преобразования, в него введены второй блок коммутации кодов, второй элемент ИЛИ, второй и третий элементы задержки и регистр ошибки, информационные входы которого соедине- ны с соответствующими информационными выходами сумматора,вторые входы суммирования которого подключены к соответ- . ствующим выходам второго блока коммутации кодов , первые входы коммутации которого соответственно соединены с шинами преобразуемого кода, а вторые входы коммутации - с выходами регистра ошибки, тактируемый вход которого подключен к выходу переноса сумматора и входу второго элементазадержки, выход которого через третий элемент задержки подключен к входу управления второго блока коммутации кодов и непосредственно к первому входу второго элемента ИЛИ, выход которого подключен к тактируемому входу первого регистра, а второй вход - к выходу генератора тактовых импульсов.
    »SU .„,1179542
SU843728104A 1984-03-05 1984-03-05 Преобразователь кода в частоту с переменным коэффициентом преобразовани SU1179542A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843728104A SU1179542A1 (ru) 1984-03-05 1984-03-05 Преобразователь кода в частоту с переменным коэффициентом преобразовани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843728104A SU1179542A1 (ru) 1984-03-05 1984-03-05 Преобразователь кода в частоту с переменным коэффициентом преобразовани

Publications (1)

Publication Number Publication Date
SU1179542A1 true SU1179542A1 (ru) 1985-09-15

Family

ID=21114161

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843728104A SU1179542A1 (ru) 1984-03-05 1984-03-05 Преобразователь кода в частоту с переменным коэффициентом преобразовани

Country Status (1)

Country Link
SU (1) SU1179542A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2540823C1 (ru) * 2013-12-16 2015-02-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет", патентная служба Нейросетевой преобразователь кода в частоту

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 360717, кл. И 03 К 13/02, 1970. Авторское свидетельство СССР 1039026, кл. Н 03 К 13/02, 1982. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2540823C1 (ru) * 2013-12-16 2015-02-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет", патентная служба Нейросетевой преобразователь кода в частоту

Similar Documents

Publication Publication Date Title
SU1179542A1 (ru) Преобразователь кода в частоту с переменным коэффициентом преобразовани
KR920002950B1 (ko) 디지탈 대 디지탈 코드 변환기
SU1034174A1 (ru) Нониусный преобразователь кода во временной интервал
SU1363460A1 (ru) Устройство дл аналого-цифрового преобразоввани
SU1043676A1 (ru) Квадратор
SU1571761A1 (ru) Аналого-цифровой преобразователь
SU1039026A1 (ru) Преобразователь кода в частоту
SU782155A1 (ru) Устройство преобразовани последовательного двоичного кода в код дес тичный
SU1264170A1 (ru) Дифференцирующее устройство
SU1107136A1 (ru) Цифровой функциональный преобразователь
SU1142848A1 (ru) Интерпол тор
SU1115223A1 (ru) Преобразователь двоичного кода во временной интервал
SU993245A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код
SU1396139A1 (ru) Суммирующее устройство
SU1439745A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1374218A2 (ru) Цифровой функциональный преобразователь
SU425358A1 (ru) Пересчетное устройство
SU1156101A1 (ru) Устройство дл решени нелинейных задач теории пол
JPS6198022A (ja) 遂次比較方式アナログデイジタル変換装置
SU780000A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код градусов, минут, секунд
SU1325702A1 (ru) Врем импульсный преобразователь отношени величин
SU1149243A1 (ru) Реверсивный преобразователь двоичного кода в двоично-дес тичный
SU1656682A1 (ru) Преобразователь перемещени в код
SU1376241A2 (ru) Устройство цифрового сопровождени фазы периодического сигнала
SU903893A1 (ru) Цифровой коррелометр